数字逻辑期末复习资料Word文档下载推荐.docx

数字逻辑期末复习资料Word文档下载推荐.docx

《数字逻辑期末复习资料Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《数字逻辑期末复习资料Word文档下载推荐.docx（27页珍藏版）》请在冰豆网上搜索。

2、将数1101.11B转换为十六进制数为（A）

A.D.CHB.15.3HC.12.EHD.21.3H

3、在下列一组数中，最大数是（A）。

A.（258）D100000010B.（100000001）B257C.（103）H000100000011259D.（001001010111）8421BCD257

4、若用8位字长来表示，（-62）D=（10111110）原

5、属于无权码的是（B）

A.8421码B.余3码和BCDGray的码C.2421码D.自然二进制码

6、BCD码是一种人为选定的0～9十个数字的代码，可以有许多种。

（√）

第二章逻辑代数基础

1、基本逻辑运算和复合逻辑运算的运算规律、逻辑符号；

F=AB与逻辑乘

F=A+B或逻辑加

F=

非逻辑反

2、逻辑代数的基本定律及三个规则；

3、逻辑函数表达式、逻辑图、真值表及相互转换；

4、最小项、最大项的性质；

5、公式法化简；

卡诺图法化简（有约束的和无约束的）。

1、一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（A）逻辑关系。

A、与B、或C、非

2、数字电路中使用的数制是（A）。

A．二进制　　B．八进制　　C．十进制　　D．十六进制

3、和逻辑式

表示不同逻辑关系的逻辑式是（B）。

A．

　　B．

　　　C．

　　　D．

4、逻辑函数F（A,B,C）=AB+BC+

的最小项标准式为（D）。

A、F（A,B,C）=∑m（0,2,4）B、F（A,B,C）=∑m（1,5,6,7）

C、F（A,B,C）=∑m（0,2,3,4）D、F（A,B,C）=∑m（3,4,6,7）

5、由于约束项的值始终为0，所以化简时在卡诺图的相应位置上应填入0。

（FALSH）

6、用卡诺图化简法将下列函数画成最简与或式

Y（A，B，C，D）=

Y=

7.

约束条件：

AB+AC=0

第三章集成逻辑门电路

1、集成逻辑门使用时注意事项

2、集电极开路门、三态门、CMOS传输门的使用方法

1、下列几种TTL电路中，输出端可实现线与功能的电路是（）。

A、或非门B、与非门C、异或门D、OC门

2、三态门输出端的三种状态分别是高电平状态，低电平状态和（）

A.无电平输出状态B.低阻抗输出状态C.高阻抗输出状态D.无阻抗输出状态

3、下列几种逻辑门中，不能将输出端直接并联的是（）。

A.三态门B.与非门C.OC门D.OD门

4、下列几种逻辑门中，不能将输出端直接并联的是。

A.三态门B.与非门C.OC门

5.门电路使用时需要外接负载电阻和电源的是。

A.与门B.与非门C.异或门D.OC门

6.以下电路中常用于总线应用的有（）

A.TS门B.OC门C.漏极开路门D.CMOS与非门

第四章组合逻辑电路

1、组合逻辑电路的特点；

2、组合逻辑电路的分析方法；

分析步骤：

3、组合逻辑电路的设计方法；

设计步骤：

4、编码器：

用文字、符号或者数码表示特定信息的过程称为编码；

实现编码的电路称为编码器。

5、

二进制编码器

编码原则：

N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N≥M来确定位数N。

二—十进制编码器：

用4位二进制代码对0~9十个信号进行编码的电路

5、译码器：

译码是将具有特定含义的二进制代码翻译成原始信息的过程。

能够实现译码功能的的电路叫做译码器。

译码是编码的反过程。

二进制译码器

二-十进制译码器

显示译码器

芯片：

74LS138

应用实例：

逻辑函数发生器

6、数据选择器：

能够从多路数据输入中选择一路作为输出的电路。

8选1数据选择器74LS151，4选一数据选择器74LS153。

主要应用：

函数发生器，实现下列函数，分别用上面两种选择器。

1、一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至

少7位二进制数才能满足要求。

2、一位数值比较器的逻辑功能是对输入的相同位数的二进制数据进行比较，它有大于、等于、小于三个输出端。

3、八输入端的编码器按二进制数编码时，输出端的个数是（）。

A．2个　　B．3个　　C．4个　　D．8个

4、组合逻辑函数和时序逻辑函数均具有记忆功能。

（flash）

5、数值比较器在比较两个多位数的大小时，是按照从低位到高位的顺序逐位比较的；

（flash）

6、试分析下图逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。

A

Y

第五章集成触发器

1、时钟触发器：

RS触发器、D触发器、JK触发器、T触发器、T’触发器的特性方程、特性表、时序波形图

2、边沿触发器的时序波形图的画法。

1、正边沿D触发器，在时钟脉冲CP正边沿到来前D为1，而CP正边沿后D变为0，则CP正边沿后为（A）

A、Q=0B、Q不定C、

D、Q=1

2、对于JK触发器的两个输入端，当输入信号相反时构成_T_____触发器，当输入信号相同时构成______T’_____触发器。

3、由与非门构成的基本RS触发器，当

时，则（b）。

A、Q=1B、Q=0C、

D、Q不定

4、下列触发器具有空翻现象（C）

Ａ．基本RS触发器B．边沿D触发器

C．同步D触发器D．主从JK触发器

5、预将触发器置为“1”态，应在异步复位端

和异步置位端

分别加（C）电平信号。

A、

B、

C、

D、

6、设边沿D触发器初始状态为0状态，试画出输出端Q1的波形。

7、请根据图形画出输出波形。

第六章时序逻辑电路

1、时序逻辑电路的特点

2、时序逻辑电路的分析方法、步骤

3、寄存器

4、计数器

例

1、欲实现模10计数器，至少需要4个触发器。

2、米里型时序电路的输出不仅与电路部的状态有关，且与外输入有关。

型时序电路的输出仅与电路部的状态有关。

3、为了将一个字节数据串行移位到移位寄存器中，必须要8个时钟脉冲。

4、下边电路中，不属于时序逻辑电路的是__B___。

A.计数器B.全加器C.寄存器D.分频器

5、根据组成计数器的各触发器状态翻转的时间与CP的关系分类，计数器可分_____B______计数器。

A.加法、减法及加减可逆；

B.同步和异步；

C.二、十和N进制；

D.摩尔型和米里型。

6、分析下图时序电路的逻辑功能，要求写出电路的驱动方程、状态方程和输出方程，画出电路的状态表及状态转换图，说明它是Mealy型电路还是Moore型电路以及电路的功能。

其中A为输入变量。