最新汇总计算机体系结构总复习资料Word文件下载.docx

最新汇总计算机体系结构总复习资料Word文件下载.docx

《最新汇总计算机体系结构总复习资料Word文件下载.docx》由会员分享，可在线阅读，更多相关《最新汇总计算机体系结构总复习资料Word文件下载.docx（17页珍藏版）》请在冰豆网上搜索。

用一台现有计算机（称为宿主机）上的微程序去解释实现另一台计算机（称为目标机）的指令系统。

程序的局部性原理：

程序执行时所访问的存储器地址不是随机分布的，而是相对地簇聚。

包括时间局部性和空间局部性。

MIPS：

每秒处理的百万级的机器语言指令数

基准测试程序：

用于测试和预测计算机系统的性能，揭示不同结构机器的长处和短处，为用户决定购买或使用那种机器最合适他们的应用要求提供决策。

高速缓冲存储器：

高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片（SRAM）组成，容量比较小但速度比主存高得多，接近于CPU的速度。

虚拟存储器：

在具有层次结构存储器的计算机系统中，自动实现部分装入和部分替换功能，能从逻辑上为用户提供一个比物理贮存容量大得多，可寻址的“主存储器”。

快表：

利用高速缓冲存储器存放页表的一部分，把存放在高速存储器中的部分页表称“快表”。

程序定位

延迟转移技术：

在转移指令之后插入一条或几条有效的指令。

当程序执行时，要等这些插入的指令执行完成之后，才执行转移指令，因此，转移指令好象被延迟执行了，这种技术称为延迟转移技术。

窗口重叠技术

流水线技术指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术

先行控制技术：

是把缓冲技术和预处理技术相结合。

缓冲技术是在工作速度不固定的两个功能部件之间设置缓冲器，用以平滑它们的工作。

预处理技术是指预取指令、对指令进行加工以及预取操作数等

动态流水线：

指在同一时间内，多功能流水线中的各段可以按照不同的方式连接，同时执行多种功能的流水线。

它允许在某些段正在实现某种运算时，另一些段却在实现另一种运算。

静态流水线：

指在同一时间内，多功能流水线中的各段只能按同一种功能的连接方式工作的流水线。

当流水线要切换到另一种功能时，必须等前面的任务都流出流水线之后，才能改变连接。

线性流水线：

指各段串行连接、没有反馈回路的流水线。

数据通过流水线中的各段时，每一个段最多只流过一次

非线性流水线：

指各段除了有串行的连接外，还有反馈回路的流水线。

流水线的吞吐率：

在单位时间内流水线所完成的任务数量或输出结果的数量。

超标量计算机：

在一个时钟周期内CPU可以执行一条以上的指令的计算机

向量的分段开采技术：

当向量的长度大于向量寄存器的长度时，必须把长向量分成长度固定的段。

处理长向量的程序结构称为向量循环，这种技术也叫分段开采

1、简述冯.诺依曼计算机的特征。

答：

冯·

诺依曼型计算机的主要特征.

1,采用二进制代替十进制运算

2,存储程序工作方法

3,计算机硬件系统的构成

.诺依曼型计算机的硬件结构及其各部分的功能。

包括：

控制器、运算器、存储器、输入设备、输出设备。

2、什么是存储系统？

存储系统不是简单的存储设备，如磁盘；

也不是人们常见的磁盘阵列。

简单的说，网络存储系统是由多个网络智能化的磁盘阵列和存储控制管理系统构成的。

如果我们用一个比喻来形容存储系统的话，假设我们把磁盘作为PC，磁盘阵列则相当于我们计算角度上的服务器，我们的存储系统就是高性能的计算机。

3、简述组相联映象规则。

（1）主存与缓存分成相同大小的数据块。

（2）主存和Cache按同样大小划分成组。

（3）主存容量是缓存容量的整数倍，将主存空间按缓冲区的大小分成区，主存中每一区的组数与缓存的组数相同。

（4）当主存的数据调入缓存时，主存与缓存的组号应相等，也就是各区中的某一块只能存入缓存的同组号的空间内，但组内各块地址之间则可以任意存放，即从主存的组到Cache的组之间采用直接映象方式；

在两个对应的组内部采用全相联映象方式。

4、引起Cache与主存内容不一致的原因是什么？

为了保持Cache的一致性，在单计算机系统中一般采取哪些措施？

不一致的原因：

（1）由于CPU写Cache，没有立即写主存

（2）由于I/O处理机或I/O设备写主存

采取措施：

（1）全写法，亦称写直达法（WT法—Writethrough）

方法：

在对Cache进行写操作的同时，也对主存该内容进行写入。

（2）写回法（WB法—Writeback）

在CPU执行写操作时,只写入Cache,不写入主存

5、影响虚拟存储器命中率的因素有哪些？

它们是如何影响的？

（1）页面大小：

当页面比较小时，随着页面的增大，命中率明显提高，但当页面增大到一定值时，命中率不再增大，而随着页面的增大而下降。

（2）主存容量：

当主存容量增加时，命中率不断提高；

当容量增大到一定程度后，命中率的提高就不大了。

（3）页面调度方式：

页面的调度都是发生在产生缺页中断时进行，因此在程序刚开始运行时命中率很低，为此可以采用预取式调度法，提高命中率。

6、在指令编码中，缩短地址码的方法很多，请列出三种缩短地址码的方法，并说明理由。

：

（1）用间址寻址方式缩短地址码长度

（2）用变址寻址方式缩短地址码长度（3）用寄存器简介寻址方式缩短地址码长度

7、什么是指令的重叠解释方式？

重叠解释方式有哪三种？

8、试述页式管理虚拟存储器的工作过程。

页式管理是将主存空间与虚存空间按固定的大小划分成块，每块称为一页。

页的大小和划分与程序的逻辑功能无关，由操作系统软件来执行。

一般而言，一页的大小应该是512Bit的整数倍，因为辅助磁盘存储的物理块的大小为512Bit。

虚页中的页称为虚页，实存中的各页称为实页，各虚页与实页之间按全相联方式映象，也就是虚页中的一页，可以存入主存中的任意一页的位置。

当CPU给出所要访问的虚地址后，根据用户号访问基址寄存器，求得用户的页表首地址Pa，然后与虚地址中的虚页号P相加，得到该页的表目，由此表目中得到该页存入主存中的实页号为p，将该页号读出与页内地址组装即可得到主存的实际地址。

典型例题分析与解答

[例1]如有一个经解释实现的计算机，可以按功能划分成4级。

每一级为了执行一条指令需要下一级的N条指令解释。

若执行第一级的一条指令需K（ns）时间，那么执行第2、3、4级的一条指令各需要用多少时间（ns）?

解：

∵第二级的一条指令需第1级的N条指令解释

∴第二级的一条指令执行时间为NKns；

第三级的一条指令执行时间为N2Kns；

第四级的一条指令执行时间为N3Kns。

[例2]假设将某系统的某一部件的处理速度加快到10倍，但该部件的原处理时间仅为整个运行时间的40%，则采用加快措施后能使整个系统的性能提高多少？

由题意可知fe=0.4,re=10,根据Amdahl定律

用一台4OMHz处理机执行标准测试程序，它含的混合指令数和相应所需的时钟周期数如下：

指令类型指令条数时钟周期数

整数运算450001

数据传送320002

浮点运算150002

控制传送80002

求有效CPI、MIPS速率和程序的执行时间。

依题意可知IN=105条，n=4

[例4]若某机要求有：

三地址指令4条，单地址指令192条，零地址指令16条。

设指令字长为12位，每个地址码长3位。

问能否以扩展操作码为其编码？

[例5]假设一台模型计算机共有10种不同的操作码，如果采用固定长操作码需要4位。

已知各种操作码在程序中出现的概率如下表所示，计算采用Huffman编码法的操作码平均长度，并计算固定长操作码和Huffman操作码的信息冗余量（假设最短平均长度H＝3.1位）

构造Huffman树如下：

[例6]一台模型机的各条指令的频度如下：

ADD（加）：

43%SHR（右移）：

1%

SUB（减）：

13%CLL（循环左移）：

2%

JOM（按页转移）：

6%CLA（累加器清0）：

22%

STO（存）：

5%STP（停机）：

JMP（转移）：

7％

试设计这9条指令的哈夫曼编码的操作码表示以及2-4等长扩展操作码表示，并计算这两种表示的平均操作码长度。

[例7]设某用户虚存共有8页,主存有4页,每页大小为1KB.试根据页表计算出虚地址1023和6800的主存实地址。

页号与地址对应关系

[例8]某机主存容量为512KB，Cache的容量为32KB，每块的大小为16个字（或字节）。

划出全相联方式主、缓存的地址格式、目录表格式及其容量。

全相联映象方式：

主存与缓存分成相同大小的数据块，主存的某

一数据块可以装入缓存的任意一块空间中。

根据已知条件可以求得：

主存块数：

512K/16＝32K＝215；

缓存块数：

32K/16＝2K＝211；

块内地址：

16＝24

[例9]某机主存容量为512KB，Cache的容量为32KB，每块的大小为16个字（或字节）。

划出直接相联方式主、缓存的地址格式、目录表格式及其容量。

直接相联映象方式：

主存与缓存分成相同大小的数据块，将主存空间按缓存的容量分成区，主存中某区的一块存入缓存时只能存入缓存中块号相同的位置。

主存区数：

512K/32K＝16＝24；

缓存块数：

块内地址：

16＝24

[例10]主存容量为512KB，Cache的容量为32KB，每块为64个字（或字节），缓存共分128组。

划出组相联方式主、缓存的地址格式、目录表格式及其容量。

组相联映象方式：

主存与缓存分成相同大小的数据块，主存和Cache按同样大小划分成组，将主存空间按缓存的容量分成区，当主存的数据调入缓存时，主存与缓存的组号应相等，但组内各块地址之间则可以任意存放。

缓存组数：

128＝27；

32K/64＝512＝29；

组内块数：

512/128＝4＝22

64＝26

[例11]一个有快表和慢表的页式虚拟存储器，最多有64个用户，每个用户最多要用1024个页面，每页4K字节，主存容量8M字节。

（1）写出多用户虚地址的格式，并标出各字段的长度。

（2）写出主存地址的格式，并标出各字段的长度。

（3）快表的字长为多少位？

分几个字段？

各字段的长度为多少位？

（4）慢表的容量是多少个存储字？

每个存储字的长度为多少位？

用户号：

64＝26，虚页号：

1024＝210，页内地址：

4K＝212，主存页数：

8M/4K＝211

（1）多用户虚地址：

用户号（6位）＋虚页号（10位）＋页内地址（12位）

共28位

（2）主存地址：

主