数字电子技术基础简明教程第三版第5章2图文Word文件下载.docx
《数字电子技术基础简明教程第三版第5章2图文Word文件下载.docx》由会员分享，可在线阅读，更多相关《数字电子技术基础简明教程第三版第5章2图文Word文件下载.docx（14页珍藏版）》请在冰豆网上搜索。
同步清零功能
时钟方程
⎪⎪⎩⎪⎪⎨
⎧====0
312010QCPQCPQCPCPCP次态卡诺图
nn
Q
Q2
3
n
nQQ010000011110101101nn
nQQ010000011110101101n
nQQ2
3nnQ
Q0
100
00011110101101n
0001111010
1101
13
+nQ
12
+nQ11+nQ10
+nQ×
×
0000
10100110
00000
11
1
状态方程驱动方程⎧Q0n+1⎪n+1⎪Q1⎨n+1⎪Q2⎪Qn+1⎩3=Q0n=Q3nQ1n=Q2n=Q3nQ2nQ1nCP下降沿Q0下降沿Q1下降沿Q0下降沿⎧J0=K0=1⎪J=QnK1=1⎪13⎨⎪J2=K2=1nn⎪K3=1⎩J3=Q2Q1逻辑电路图•FF01JCPC11KQ0检查自启动&
YFF3&
1JC11KQ3101011001110/0/0/0101111011111/1/1/1010001000000FF1FF2Q1•1JC11K•1JC11KQ2二*、十进制异步计数器3.集成十进制异步计数器VCCR0BR0ACP1CPQQQ100000010300Q1Q2Q3141312111098CP0CPCPCP11S9AM174290=24异步清零功能异步置“9”功能5.2.4N进制计数器用触发器和门电路设计方法清零端用集成计数器构成（同步、异步4置数端（M=2或M=10[例]利用EWB观察同步和异步归零的区别。
异步清零M1=556723M=2CP0=CPM=5CP1=CPM=10CP0=CP,CP1=Q0CP1=CP,CP0=Q3SS9BR0BR0A9A1S9BQ21Q11地1异步计数功能Q0Q3Q2Q1Q3Q2Q1Q0Q0Q3Q2Q1同步置数七进制六进制计数器
一、利用同步清零或置数端获得N进制计数思路：
当M进制计数到SN–1后使计数回到S0状态步骤：
1.写出状态SN–1的二进制代码；
2.求归零逻辑表达式；
3.画连线图。
[例5.2.1]用4位二进制计数器74163构成十二进制计数器。
二、利用异步清零或置数端获得N进制计数思路：
当计数到SN时，立即产生清零或置数信号，使返回S0状态。
（瞬间即逝）步骤：
1.写出状态SN的二进制代码；
[例5.2.2]用二-八-十六进制异步计数器74197构成12进制计数器。
解：
1.SN−1=S11=1011Q0Q1Q2Q32.归零表达式：
S12=1100COLD&
Q0Q1Q2Q3CT/LD&
CR=Q3Q1Q0或LD=Q3Q1Q03.连线图1CTPCTTCPCR=Q3Q2或LD=Q3Q2状态S12的作用：
产生归零信号CP1CPCP074163D0D1D2D374197异步置零CRD0D1D2D3CR同步置零同步清零异步清零三、计数容量的扩展1.集成计数器的级联Q0Q1Q2Q3Q4Q5Q6Q7QQQQ3CTP012COCTT74161（1LDCPCRD0D1D2D316×
16=2562.利用级联获得大容量N进制计数器1级联N1和N2进制计数器，容量扩展为N1×
N2CPN1进制计数器进位CCPN2进制计数器1CPQ0Q1Q2Q3CTPCOCTT74161（0LDCPCRD0D1D2D3CO01111[例]用74290构成六十进制计数器异步清零60=6×
10=N1×
N2=NQ0Q1Q2Q3N=6Q0Q1Q2Q3N1=102Q0Q1Q2Q3Q0Q1Q2Q3Q0Q1Q2Q31248CP174290（个位CPCP0S9AS9BR0BR0AQ0Q1Q2Q3Q0Q1Q2Q310204080Q0Q1Q2Q310×
10=100CP174290（十位CP0S9AS9BR0BR0ACPCP1CP074290S9AS9BR0BR0ACP174290CP0S9AS9BR0BR0A个位芯片应逢十进一个位十位2用归零法或置数法获得大容量的N进制计数器[例]试分别用74161和74162接成六十进制计数器。
用SN产生异步清零信号：
SN=S60=（111100用SN–1产生同步置数信号：
SN−1=S59=（111011先用两片74161构成256进制计数器Q0Q1Q2Q3Q4Q5Q6Q7Q0Q1Q2Q3CTPCOCTT74161LD（1CRCPD0D1D2D374162—同步清零，同步置数。
先用两片74162构成10×
10进制计数器，再用归零法将M=100改为N=60进制计数器，即用SN–1产生同步清零、置数信号。
SN−1=S59=（01011001）BCDQ0Q1Q2Q3Q4Q5Q6Q7Q0Q1Q2Q3CTPCOCTT74162LD（1CRCPD0D1D2D31CPQ0Q1Q2Q3CTPCOCT74161LD（0TCPCRD0D1D2D3CO0&
111CP11Q0Q1Q2Q3CTPCOCTT74162LD（0CRCPD0D1D2D3CO0&
1111
要点1.同步清零（或置数端计数终值为SN–1异步清零（或置数端计数终值为SN2.用集成二进制计数器扩展容量后，终值SN（或SN–1是二进制代码；
用集成十进制计数器扩展容量后，终值SN（或SN–1的代码由个位、十位、百位的十进制数对应的BCD代码构成。
5.3寄存器（Register）5.3.1寄存器的主要特点和分类一、概念和特点1.概念寄存：
把二进制数据或代码暂时存储起来。
并行寄存器：
具有寄存功能的电路。
101…0输出2.特点主要由触发器构成,一般不对存储内容进行处理。
串行输入01控制信号……FF0FF1FFn–1D0D1n–1101…D0Q0Q1Qn–110串行输出并行输入二、分类1.按功能分基本寄存器（并入并出移位寄存器（并入并出、并入串出、串入并出、串入串出多位D型触发器锁存器寄存器阵列单向移位寄存器双向移位寄存器5.3.2基本寄存器一个触发器可以存储1位二进制信号；
寄存n位二进制数码，需要n个触发器。
一、4边沿D触发器（74175、74LS175d00Q0Q0FF01DC1RD2.按开关元件分基本寄存器01dQ1Q1FF11DC1RDd02Q2Q2FF21DC1RDTTL寄存器移位寄存器D01CPD1D2CMOS寄存器基本寄存器（多位D型触发器（同TTL移位寄存器10保持同步送数异步清零并入并出，结构简单，抗干扰能力强。
特点：
↑二、双4位锁存器（74116Latch（一引脚排列图和逻辑功能示意图Q0Q1Q2Q3数码并行输出5.3.3移位寄存器一、单向移位寄存器右移寄存器D000010110000011000001000010000000000iFF0Q001FF1Q101FF2送数LEA控制LEB1274116CR异步清零1DC11DC11DC1D0D1D2D3数码并行输入（二逻辑功能清零CR=0Q3Q2Q1Q0=0000送数CR=1LEA+LEB=0Q3Q2Q1Q0=d3d2d1d0保持CR=1LEA+LEB=1Q3Q2Q1Q0不变CP时钟方程CP0=CP1=CP2=CP3=CPnnn驱动方程D0=Di、D1=Q0、D2=Q1、D3=Q2n+1n+1nn+1nn+1n状态方程Q0=Di,Q1=Q0,Q2=Q1,Q3=Q2…d03Q3Q3FF3C11DRDD31CRQ201FF3Q31001DC1
左移寄存器左移输出CPFF0Q0Q1FF1FF2Q2FF3Q3二、双向移位寄存器（自学Di左移输入三、集成移位寄存器1DC11DC11DC11DC11.8位单向移位寄存器74164VCCQ7Q6Q5Q4CRCP07Q0004Q03Q02Q01Q0Q6Q5Q0141312111098保持不变异步清零送数nnn驱动方程D0=Q1、D1=Q2、D2=Q3、D3=Din+1nn+1nn+1nn+1状态方程Q0=Q1,Q1=Q2,Q2=Q3,Q3=Di主要特点：
1.输入数码在CP控制下，依次右移或左移；
2.寄存n位二进制数码。
N个CP完成串行输入，并可从Q0∼Q3端获得并行输出，再经n个CP又获得串行输出。
3.若串行数据输入端为0，则n个CP后寄存器被清零。
74164741641234567DS=DSA⋅DSB→Q0→Q1→⋅⋅⋅→Q72.4位双向移位寄存器74LS194（略DD↑12Q3地DSADSAQ0CPCRSB0SBQ1Q5.3.4移位寄存器型计数器结构示意图一、环形计数器1.电路组成FF0FFn–1Q0FF1Q1FF2Q2FF3Q3反馈逻辑电路D0FF01DC1Q0D11DFF1C1D
升级会员 