数字电子技术基础简明教程第三版第5章2图文Word文件下载.docx

1、同步清零功能时钟方程=0312010Q CP Q CP Q CP CP CP 次态卡诺图n nQQ 23nn Q Q 010000011110101101n nn Q Q 010000011110101101nn Q Q 23n n QQ 010000011110101101n0001111010110113+n Q12+n Q 11+n Q 10+n Q 00001010011000000111状态方程 驱动方程 Q 0n +1 n +1 Q1 n +1 Q 2 Q n +1 3 = Q 0n = Q 3n Q1n = Q 2n = Q 3n Q 2n Q1n CP 下降沿 Q 0 下降沿

2、Q1下降沿 Q 0 下降沿 J 0 = K 0 = 1 J = Q n K1 = 1 1 3 J 2 = K 2 = 1 n n K3 = 1 J 3 = Q2 Q1 逻辑电路图 FF0 1J CP C1 1K Q0 检查自启动 & Y FF3 & 1J C1 1K Q3 1010 1100 1110 /0 /0 /0 1011 1101 1111 /1 /1 /1 0100 0100 0000 FF1 FF2 Q1 1J C1 1K 1J C1 1K Q2 二*、十进制异步计数器 3. 集成十进制异步计数器 VCC R0B R0A CP1 CP Q Q Q 1 0 0 0 0 0 01 0

3、3 0 0Q 1 Q 2 Q 3 14 13 12 11 10 9 8 CP 0 CP CP CP 11 S9A M1 74290 =2 4 异步清零功能 异步置“9”功能 5.2.4 N 进制计数器 用触发器和门电路设计 方法 清零端 用集成计数器构成 （同步、异步 4 置数端 （ M = 2 或M = 10 例 利用EWB观察同步和异步归零的区别。 异步 清零 M1 = 5 5 6 7 2 3 M = 2 CP0 = CP M = 5 CP1 = CP M = 10 CP0 = CP , CP1 = Q0 CP1 = CP , CP0 = Q3 S S9B R0B R0A 9A 1 S 9

4、B Q2 1 Q1 1 地 1 异步计数功能 Q0 Q3 Q2 Q1 Q3 Q2 Q1 Q0 Q0 Q3 Q2 Q1 同步置数 七进制 六进制 计数器 一、利用同步清零或置数端获得 N 进制计数 思 路：当 M 进制计数到 SN 1 后使计数回到 S0 状态 步 骤：1. 写出状态 SN 1 的二进制代码； 2. 求归零逻辑表达式； 3. 画连线图。 例5.2.1 用4位二进制计数器 74163 构成十二进制计数器。 二、利用异步清零或置数端获得 N 进制计数 思 路： 当计数到 SN 时，立即产生清零或置数信号， 使返回 S0 状态。（瞬间即逝） 步 骤： 1. 写出状态 SN 的二进制代码

5、； 例5.2.2 用二-八-十六进制异步计数器74197构成12进制计数器。 解： 1. S N 1 = S11 = 1011 Q0 Q1 Q2 Q3 2. 归零表达式： S12 = 1100 CO LD & Q0 Q1 Q2 Q3 CT/LD & CR = Q3Q1Q0 或 LD = Q3Q1Q0 3. 连线图 1 CTP CTT CP CR = Q3Q2 或 LD = Q3Q2 状态S12的作用： 产生归零信号 CP1 CP CP0 74163 D0 D1 D2 D3 74197 异步置零 CR D0 D1 D2 D3 CR 同步置零 同步清零 异步清零 三、 计数容量的扩展 1. 集成计

6、数器的级联 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q Q Q Q3 CTP 0 1 2 CO CTT 74161（1 LD CP CR D0 D1 D2 D3 16 16 = 256 2. 利用级联获得大容量 N 进制计数器 1 级联 N1 和 N2 进制计数器，容量扩展为 N1 N2 CP N1进制 计数器 进位C CP N2进制 计数器 1 CP Q0 Q1 Q2 Q3 CTP CO CTT 74161（0 LD CP CR D0 D1 D2 D3 CO0 1 1 1 1 例 用 74290 构成 六十 进制计数器 异步清零 60 = 6 10 = N1 N2 = N Q0 Q1

7、 Q2 Q3 N = 6 Q0 Q1 Q2 Q3 N1= 10 2 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 1 2 4 8 CP1 74290（个位 CP CP0 S9A S9B R0B R0A Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 10 20 40 80 Q0 Q1 Q2 Q3 10 10 = 100 CP1 74290 （十位 CP0 S9A S9B R0B R0A CP CP1 CP0 74290 S9A S9B R0B R0A CP1 74290 CP0 S9A S9B R0B R0A 个位芯片应逢十进一 个位 十位 2 用归零法或置数法获得大

8、容量的 N 进制计数器 例 试分别用 74161 和 74162 接成六十进制计数器。 用 SN 产生异步清零信号： S N = S 60 = （ 111100 用 SN1 产生同步置数信号：S N 1 = S 59 = （ 111011 先用两片74161构成 256 进制计数器 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTP CO CTT 74161 LD （1 CR CP D0 D 1 D2 D3 74162 同步清零，同步置数。 先用两片74162构成 1010 进制计数器， 再用归零法将M = 100改为N = 60进制计数器， 即用SN1产生同步清零

9、、置数信号。 S N 1 = S 59 = （0101 1001） BCD Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTP CO CTT 74162 LD （1 CR CP D0 D1 D2 D3 1 CP Q0 Q1 Q2 Q3 CTP CO CT 74161 LD （0 T CP CR D0 D1 D2 D3 CO0 & 1 1 1 CP 1 1 Q0 Q1 Q2 Q3 CTP CO CTT 74162 LD （0 CR CP D0 D1 D2 D3 CO0 & 1 1 1 1 要 点 1. 同步 清零（或置数端计数终值为 SN1 异步 清零（或置数端计数终

10、值为 SN 2. 用集成 二进制 计数器扩展容量后， 终值 SN （或 SN1 是二进制代码； 用集成十进制计数器扩展容量后， 终值 SN （或SN1 的代码由个位、十位、 百位的十进制数对应的 BCD 代码构成。 5.3 寄存器 （Register） 5.3.1 寄存器的主要特点和分类 一、 概念和特点 1. 概念 寄存：把二进制数据或代码暂时存储起来。 并行 寄存器： 具有寄存功能的电路。1 0 1 0 输出 2. 特点 主要由触发 器构成,一般不 对存储内容进 行处理。 串行 输入 0 1 控制信号 FF0 FF1 FFn1 D0 D1 n1 1 0 1 D0 Q0 Q1 Qn1 1 0

11、 串行 输出 并行 输入 二、 分类 1. 按功能分 基本寄存器 （并入并出 移位寄存器 （并入并出、并入串出、 串入并出、串入串出 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 5.3.2 基本寄存器 一个触发器可以存储 1 位二进制信号；寄存 n 位 二进制数码，需要 n 个触发器。 一、4 边沿 D 触发器 （74175、74LS175 d 00 Q0 Q0 FF0 1D C1 RD 2. 按开关元件分 基本寄存器 01 d Q1 Q1 FF1 1D C1 RD d 02 Q2 Q2 FF2 1DC1 RD TTL 寄存器 移位寄存器 D0 1 CP D1 D2

12、 CMOS 寄存器 基本寄存器 （多位 D 型触发器 （同 TTL 移位寄存器 1 0 保 持 同步送数 异步清零 并入并出，结构简单，抗干扰能力强。 特点： 二 、双 4 位锁存器 （74116 Latch （一 引脚排列图和逻辑功能示意图 Q0 Q1 Q2 Q3 数码并行输出 5.3.3 移位寄存器 一、单向移位寄存器 右移寄存器 D 00001011 0000011 000001 00001 0000 000 00 0i FF0 Q0 0 1 FF1 Q1 0 1 FF2 送数 LEA 控制 LEB 1 2 74116 CR 异步清零 1D C1 1D C1 1D C1 D0 D1 D2

13、 D3 数码并行输入 （二 逻辑功能 清零 CR = 0 Q3Q2Q1Q0 = 0000 送数 CR = 1 LE A + LE B = 0 Q3Q2Q1Q0 = d 3 d 2 d1d 0 保持 CR = 1 LE A + LE B = 1 Q3Q2Q1Q0不变 CP 时钟方程 CP0 = CP1 = CP2 = CP3 = CP n n n 驱动方程 D0 = Di、D1 = Q0 、D2 = Q1 、D3 = Q2 n +1 n +1 n n +1 n n +1 n 状态方程 Q0 = Di , Q1 = Q0 , Q2 = Q1 , Q3 = Q2 d0 3 Q3 Q3 FF3 C1

14、1D RD D3 1 CR Q2 0 1 FF3 Q3 1 0 0 1D C1 左移寄存器 左移 输出 CP FF0 Q0 Q1 FF1 FF2 Q2 FF3 Q3 二、双向移位寄存器（自学 Di 左移 输入 三、集成移位寄存器 1D C1 1D C1 1D C1 1D C1 1. 8 位单向移位寄存器 74164 VCC Q7 Q6 Q5 Q4 CR CP 07Q 0 0 04Q 03Q 02Q 01Q 0 Q 6Q 5Q 0 14 13 12 11 10 9 8 保持 不变 异步 清零 送数 n n n 驱动方程 D0 = Q1 、D1 = Q2 、D2 = Q3 、D3 = Di n +

15、1 n n +1 n n+1 n n +1 状态方程 Q0 = Q1 , Q1 = Q2 , Q2 = Q3 , Q3 = Di 主要特点： 1. 输入数码在 CP 控制下，依次右移或左移； 2. 寄存 n 位二进制数码。 N 个CP完成串行输入，并可 从Q0Q3 端获得并行输出，再经 n 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。 74164 74164 1 2 3 4 5 6 7 DS = DSA DSB Q0 Q1 Q7 2. 4 位双向移位寄存器 74LS194（略 D D 12 Q3 地 DSA D SA Q 0 CP CR SB 0SB Q 1 Q 5.3.4 移位寄存器型计数器 结 构 示 意 图 一、环形计数器 1. 电路组成 FF0 FFn1 Q0 FF1 Q1 FF2 Q2 FF3 Q3 反馈逻辑电路 D0 FF0 1D C1 Q0 D1 1D FF1 C1 D