基于FPGA的直接数字频率合成器DDS设计毕业设计论文Word格式.docx
《基于FPGA的直接数字频率合成器DDS设计毕业设计论文Word格式.docx》由会员分享，可在线阅读，更多相关《基于FPGA的直接数字频率合成器DDS设计毕业设计论文Word格式.docx（38页珍藏版）》请在冰豆网上搜索。
硬件描述语言；
现场可编程门阵列；
毕业论文最佳的选择。
TheDesignofDDSbasedonFPGA
Abstract:
TheDDS（DirectDigitalFrequencySynthesis）techniqueadoptsfull-digitalsynthesismethods.Thegeneratedsignalshaveadvantagesofhighfrequencyresolutions,fastfrequencyswitching,continuousphasewhilefrequencyswitching,lownoisephaseandbeingabletogeneratearbitrarywaveforms.
Inthispaper,afterreviewingalotofliteraturespublishedonDDStechnology,DDSschemebasedonFPGAstructureareproposed,andthenimplementedinACEX1KseriesFPGAusingMAXPLUSⅡtool.thepaperintroducedtheconcreteimplementationprocess,thiswayassociatesDDSwithfieldprogrammablegatearray（FPGA）technology,thewaybasedonVHDLisflexibleindesigningandmodifying,whichisaimportantinnovationtothetraditionsynthesizeway,FPGAdevicecontrolcoreassystem,itsflexiblescenecanaltering,candisposeabilityagain,veryconvenienttovariouskindsofimprovementofthesystem,canalsoimprovesystematicperformancefurtheronthebasisofalteringhardwarecircuit.attheendofpaper,theauthordisplayssimulationresult,afterverification,thedesignmeetsthedemandoforiginaldefinition.
Keywords:
DDS；
FPGA；
VHDL
第1章绪论
直接数字频率合成技术（DirectDigitalFrequencySynthesis，即DDFS，一般简称DDS）是从相位直接合成所需波形的一种新的频率合成技术。
近年来,直接数字频率合成器（DDS）由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用。
随着微电子技术的发展,现场可编程门阵列（FPGA）器件得到了飞速发展。
由于该器件具有速度快、集成度高和现场可编程的优点,因而在数字处理中得到广泛应用,越来越得到硬件电路设计工程师的青睐。
1.1频率合成的发展状况
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备。
随着现代无线电通信事业的发展，移动通信雷达制导武器和电子对抗等系统对频率合成器提出越来越高的要求。
低相噪高纯频谱和高速捷变的频率合成器一直是频率合成技术发展的主要目标，DDS技术的发展将有力地推动这一目标的实现。
从频率合成技术的发展过程看频率合成的方法主要有三种：
（1）最早的合成方法称为直接频率合成，它是使基准信号通过脉冲形成电路来产生丰富谐波脉冲，随后通过混频分频倍频和带通滤波器完成频率的变换和组合，以产生我们需要的大量离散频率从而实现频率合成。
其合成方法大致可以分为两种基本类型：
一种是所谓非相关合成方法；
另一类是所谓相关合成方法。
这两种合成方法的主要区别在于所使用的参考频率源的数目不同。
它的缺点在于制作具有相同频率稳定性和精度的多个晶体参考频率源既复杂又困难，而且成本高。
（2）锁相频率合成是应用模拟或数字锁相环路的间接频率合成。
它被称为第二代频率合成技术。
早期的合成器使用模拟锁相环，后来又出现了全数字锁相环和数模混合的锁相环。
数字鉴相器、分频器加模拟环路滤波压控振荡器的混合锁相环是目前最为普遍的PLL组成方式。
锁相环频率合成技术提供了一种从单个参考频率获得大量稳定而准确的输出频率的方法，并且频率输出范围宽，电路结构简单，成本低。
（3）直接数字频率合成（DDS）。
为了取得更快的频率转换速度，随着数字技术的发展，出现了直接数字频率合成器DDS。
DDS技术是首先将相位以极小的间隔离散化，计算出正弦信号对应于这些相位的幅度值，形成一个幅度相位表，并存储于DDS器件的ROM中。
DDS工作时利用数字方式累加相位得到信号在该时刻的相位值，然后按一定的相位幅度转换算法在DDS的ROM中查表得到信号在该时刻的幅度值，最后将信号通过D/A变换和低通滤波器形成模拟正弦波或存储波形的频率合成技术。
1.2DDS的优点与缺点
直接数字频率合成是一种比较新颖的频率合成方法。
DDS是一种全数字化的频率合成方法。
DDS频率合成器主要由频率寄存器、相位累加器、波形ROM,D/A转换器和低通滤波器组成。
在系统时钟一定的情况下，输出频率决定于频率寄存器的中的频率字。
而相位累加器的字长决定了分辨率。
基于这样的结构DDS频率合成器具有以下优点:
（1）频率分辨率高，输出频点多，可达个频点
〔假设DDS相位累加器的字长是N）;
（2）频率切换速度快，可达us量级;
（3）频率切换时相位连续;
（4）可以输出宽带正交信号;
（5）输出相位噪声低，对参考频率源的相位噪声有改善作用;
（6）可以产生任意波形;
（7）全数字化实现，便于集成，体积小，重量轻。
虽然DDS有很多优点但也有其固有的缺点。
（1）杂散抑制差这是DDS的一个主要的缺点。
由于DDS一般采用了相位截断技术，它的直接后果是给DDS的输出信号引入了杂散。
（2）工作频带受限。
根据DDS的结构和工作原理DDS的工作频率要受到器件速度的限制和基准频率有直接的关系，但随着目前微电子水平的不断提高DDS工作频率也有很大的提高。
（3）相位噪声性能与其它频率合成器相比，DDS的全数字结构使得相位噪声不能获得很高的指标，DDS的相位噪声主要由参考时钟信号的性质参考时钟的频率与输出频率之间的关系，以及器件本身的噪声基底决定。
1.3DDS的发展前景
近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。
随着这种频率合成技术的发展，现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。
直接数字频率合成器的基本优点是在微处理器的控制下。
能够准确而快捷地调节输出信号的频率、相位和幅度。
此外，DDS具有频率和相位分辨率高、频率切换速度快、易于智能控制等突出特点。
随着集成电路工艺的不断改善，这些产品的功能也愈来愈强大。
现在不仅在一个芯片上能够集成DDS所需要的全部功能，而且也具备了一些有用的调制能力。
除了在仪器中的应用外，DDS在通信系统和雷达系统中也有很重要的用途。
通过DDS可以比较容易的产生一些通信中常用的调制信号如:
频移键控（FSK）、二进制相移键控（BPSK）和正交相移键控（QPSK）。
DDS可以产生两路相位严格正交的信号在正交调制和解调中的到广泛应用，是一中很好的本振源。
在雷达中通过DDS和PLL相结合可以产生毫米波线性调频信号，DDS移相精度高、频率捷变快和发射波形可捷变等优点在雷达系统中也可以得到很好的发挥。
1.4电子设计自动化（EDA）
20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。
在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。
EDA是电子设计自动化（ElectronicDesignAutomation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。
这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。
1.5FPGA简介
FPGA是英文Field
Programmable
Gate
Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
用户现场可编程门阵列FPGA是一种高密度的可编程逻辑器件。
由于FPGA器件集成度高,方便易用，开发和上市周期短，在数字设计和电子生产中得到迅速普及和应用，并一度在高密度的可编程逻辑器件领域中独占鳌头。
1.5.1FPGA的结构
FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。
现场可编程门阵列FPGA是由掩膜可编程门阵列（MPGA）和可编程逻辑器件二者演变而未的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。
FPGA通常由接线资源分隔的可编程逻辑单元（或宏单元）构成阵列，又由可编程I／O单元围绕阵列构成整个芯片，其内部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。
1.5.2FPGA的开发流程
FPGA设计人体分为设计输入、综合、功能仿真（前仿真）、实现、时序仿真（后仿真）、配置下载等六个步骤，设计流程如图1.1所
升级会员 