《微机原理》答疑题库Word文档下载推荐.docx

《微机原理》答疑题库Word文档下载推荐.docx

《《微机原理》答疑题库Word文档下载推荐.docx》由会员分享，可在线阅读，更多相关《《微机原理》答疑题库Word文档下载推荐.docx（46页珍藏版）》请在冰豆网上搜索。

计算117/13（得结果2）

subcx,ax；

将结果1-结果2,得到最终结果

hlt

2.采用总线结构有什么优点？

采用总线结构后，计算机的主要功能部件就都"

挂在"

总线上，系统的各种信息都通过总线传输。

相对于一些各部件"

随机"

连线的电子产品，这种方式有很突出的优点：

结构简化：

统一的总线连接，使系统的结构清晰、简化。

设计简化：

在确定了总线的标准后，各功能部件都可以以此标准为依据，分别进行设计。

同时，凡符合此标准的部件也都可以直接连接起来。

这种设计方式叫"

面向总线的设计方法"

，它大大减小了设计的工作量。

扩充容易：

采用总线结构的计算机，如果需要在系统中扩充新的功能部件，相对较为容易，一般只需要将符合该总线标准的部件直接接入即可（当然需考虑驱动能力的问题）。

对此，我们在给PC机安装新的板卡时应有体会

3.总线的分类.

答：

按总线所处的位置不同，总线可分为四级：

片内总线：

又称芯片内部总线，位于芯片内部，由它实现芯片内部各功能单元电路之间的相互连接。

片总线：

又称元件级总线或局部总线，是微计算机主板或单板微计算机上，以μP芯片为核心，芯片与芯片间的连接总线。

内总线：

又称微计算机总线或板级总线，一般又称微机系统总线。

它用来实现微计算机系统中插件板与插件板间的连接。

外总线：

又称通信总线。

它用于系统之间的连接，完成系统与系统间的通信（如微计算机系统与微计算机系统之间，微计算机系统和仪器或其它电子设备之间）。

按总线上所传输的信息类型的不同，总线又可分为三种：

数据总线（DataBus或DB）：

数据总线是传输数据或代码的一组通信线，其条数与处理器字长相等。

地址总线（AddressBus或AB）：

地址总线是传送地址信息的一组通信线，是微处理器用来寻址存储器单元（或I／O接口）用的总线。

控制总线（ControlBus或CB）：

控制总线是用来传送各种控制信号的，这些信号是微处理器和其它芯片间相互提供状态信息，或进行相互控制的。

4.指令执行的全过程。

取指令1过程

（1）CPU将PC的内容00H送至地址缓冲寄存器AR；

（2）当PC内容送入AR后，PC内容自动加1，变为01H；

（3）AR将00H地址信号通过地址总线送至存储器,经地址译码器译码,选中00H单元；

（4）CPU经控制总线发出"

读"

命令到存储器；

（5）所选中的00H单元的内容3EH读到数据总线DB上；

（6）读出的内容经数据总线送至CPU数据缓冲寄存器DR；

（7）因是取指令阶段,读出的必为操作码,故DR将它送至指令寄存器IR,经指令译码器ID译码后,发出执行这条指令所需要的各种控制命令。

指令经泽码后,判定是一条取操作数送累加器A的指令,而操作数放在第二字节,因而,执行第一条指令,必须是取出第二字节中的操作数。

执行指令1的过程

（1）CPU把PC的内容01H送至AR；

（2）当PC内容送至AR后，PC内容自动加1，变为02H；

（3）AR将地址信号01H通过地址总线送到存储器，经地址译码后选中01H单元；

（5）所选中的01H单元内容15H读到数据总线DB上；

（6）通过DB总线，把读出的操作数15H送到DR；

（7）因已知读出的是操作数，且指令要求选的累加器A，放由DR通过内部数据总线进入A中。

至此，第一条指令执行完毕，接着进入第二条指令的取指阶段。

请注意上面步骤中，PC内容自动加1这个操作，它并不是由某条指令控制的，它是由处理器内固定逻辑决定的，正是这一操作，决定了处理器能按顺序执行整个程序。

5.求十进制56D的二进制表示及二进制数10110110B的十进制表示

（结尾的字符D表示十进制数，字符B表示二进制数，字符H表示十六进制数）

解：

56=1*2^5+1*2^4+1*2^3所以56D用一字节字符二进制数表示即为00111000B

10110110B=1*2^7+1*2^5+1*2^4+1*2^2+1*2^1=182D

6求–75D的二进制和16进制单字节补码及双字节补码表示

+75D二进制补码=01001011B

将01001011各位取反,得10110100B,末位加1得10110101B

所以-75D单字节补码=10110101B=0B5H

其双字节补码可由将单字节补码的最高位扩展到高字节得到.

即-75D双字节补码=1111111110110101B=0FFB5H

（注意,对于16进制数，若第一个数字是字母A—F，则应在前面加上0）

7．求补码0A5H的真值。

0A5H=10100101B各位取反,得01011010B末位加1得01011011B=91D

所以，0A5H的真值为十进制的-91

（注意,正数与负数是互补的关系）

8．求12.5D的定点数表示

要想求定点数表示,首先应确定定点数的格式。

假设我们用两字节表示整数部分，两字节表示小数部分，即用四字节表示该定点数。

分别求出整数部分和小数部分的二进制表示：

12=0000000000001010B

0.5=0.1000000000000000B

所以，12.5D的四字节定点数表示为00000000000010101000000000000000B或000C8000H

9．求12.5D的三字节浮点数表示

要想求浮点数表示,首先应确定浮点数的格式。

这里我们使用一种常用的三字节浮点数格式：

第一字节为阶码，其中，最高位为数值的符号,次高位为阶的符号；

第二、三字节为尾数，尾数必须大于等于0.5。

另外，阶码和尾数用原码表示。

根据以上格式规定，可得如下求法：

12.5=0.78125*16=0.78125*2^4

所以：

尾数=0.78125阶=4

将尾数转化为二进制,得0.78125=0.1100100000000000B

所以,原数的三字节浮点数表示为:

000010001100100000000000B或:

04C800H

10.8086内部的地址产生器是如何产生实际地址的?

由于指令指针和通用寄存器都是16位，8086为了产生20位的地址（此地址称为实际地址或物理地址PA（PhysicAddress），采用地址产生器这一个部件。

在地址产生器中，先将段寄存器中存放的段地址（16位）左移四位，然后再与偏移地址或逻辑地址（16位）的内容相加，就得到20位的实际地址。

8086CPU实际输出的用于对存储器寻址的地址就是这种20位的实际地址。

　也就是说,我们有公式：

PA=段地址*16+偏移地址

　11.如何给8086复位呢？

在此引脚加上一个高电平脉冲，脉冲宽度大于等于4个时钟脉冲宽，而在初次接通电源时不能小于50us宽，就会强制8086进行复位操作。

当此复位脉冲回到低电平后，8086就进入正常工作模式。

12.8088和8086的比较

　答：

准十六位的8088CPU是继8086之后推出的，被畅销全球的IBM－PC机选作CPU，它与8086CPU具有类似的体系结构。

两者的执行部件EU完全相同，其指令系统，寻址能力及程序设计方法都相同，所以两种CPU完全兼容。

这两种CPU的主要区别，归纳起来有以下几方面：

　1．外部数据总线位数的差别：

8086CPU的外部数据总线有16位，在一个总线周期内可输入/输出一个字（16位数据），使系统处理数据和对中断响应的速度得以加快;

而8088CPU的外部数据总线为8位，在一个总线周期内只能输入/输出一个字节（8位数据）。

也正因为如此，8088被称为准16位处理器。

2．指令队列容量的差别：

8086CPU的指令队列可容纳6个字节，且在每个总线周期中从存储器中取出2个字节的指令代码填入指令队列，这可提高取指操作和其它操作的并行率，从而提高系统工作速度；

而8088CPU的指令队列只能容纳4个字节，且在每个总线周期中只能取一个字节的指令代码，从而增长了总线取指令的时间，在一定条件下可能影响取指令操作和其它操作的并行率。

3．引脚特性的差别：

两种CPU的引脚功能是相同的，但有以下几点不同：

（1）AD15～AD0的定义不同：

在8086中都定义为地址/数据复用总线；

而在8088中，由于只需用8条数据总线，因此，对应予8086的AD15～AD8这8条引脚，只作地址线使用。

（2）34号引脚的定义不同：

在8086中定义为BHE信号；

而在8088中定义为SS0，它与DT/R，IO/M一起用作最小方式下的周期状态信号。

（3）28号引脚的相位不同：

在8086中为M/IO；

而在8088中被倒相，改为IO/M，以便与8080/8085系统的总线结构兼容。

13.8284A有两种不同的连接方法。

一种方法是用外接脉冲发生器作振荡源，这时，只要将脉冲发生器的输出端和8284A的EFI端相连即可，此时，必须将F／C接为高电平。

此时，时钟输出实际上是外接的脉冲发生器产生的。

输入到8284A中的目的是提高驱动能力及给其他信号（例如RDY，RES）提供同步作用。

　另一种方法更为常用，是利用一块晶体作为振荡元件，使用片内的振荡器产生时钟输出，这时，需将晶体振荡器连在8284A的X1和X2两端上，且须将F/C接地。

　不管用哪种方法，8284A输出的时钟CLK的频率均为振荡源频率的三分之一，而芯片上PCLK引脚输出的脉冲又是CLK的二分频。

振荡源频率经8284A驱动后，由OSC端输出，可供系统使用。

14.最小方式下，8086的24～31脚的控制线功能及含义。

（1）M／IO（Memory／InputandOutput，输出，三态）

存储器／输入输出控制信号：

用于区分是访问存储器还是访问IO，被接至存储器芯片或接口芯片的片选端。

若为高电平，表示CPU和存储器之间进行数据传输；

若为低电平，表示CPU和输入／输出设备之间进行数据传输。

当DMA时，此线被置为浮空。

（2）WR（WRite，输出，低电平有效，三态）写控制信号

是CPU用来表示在进行对存储器或是对I／O进行写操作。

在任何写周期，WR只在T2，T3和Tw有效，在DMA时，此线被置为浮空。

　（3）HOLD（HOLDRequest，输入，高电平有效）总线保持请求信号

是系统中的其它总线主控部件向CPU发出的请求占用总线的控制信号。

这里总线主控部件指的是能像CPU一样，能通过地址总线发出地址信号，通过控制总线发出控制信号，通过数据总线对存储器或I/O端口进行访问的部件。

这样的一种操作也叫占用总线。

当8086收到一个有效的HOLD信号后，它在当前的总线周期执行完后，会同时使具有三态功能的地址／数据总线和控制总线处于浮空，从而使这些信号线与8086处于隔离的状态。

这也叫8086出让总线。

8086此时发出HLDA信号，以通知发出HOLD信号的总线主控部件。

总线请求部件收到HLDA后，获得总线控制权，从这时间开始，HOLD和HLDA都保持高电平。

当请求部件完成对总线的占用后，将把HOLD信号变为低电平（无效），CPU收到无效信号后，也将HLDA变为低电平，这时，CPU又恢复了对地址/数据总线和控制总线的占有权。

在CPU出让总线期间，由于它不能通过总线读取存储器中的指令，因此，它只能执行其片