定时控制器逻辑电路设计知识分享Word格式文档下载.docx

定时控制器逻辑电路设计知识分享Word格式文档下载.docx

《定时控制器逻辑电路设计知识分享Word格式文档下载.docx》由会员分享，可在线阅读，更多相关《定时控制器逻辑电路设计知识分享Word格式文档下载.docx（7页珍藏版）》请在冰豆网上搜索。

二．设计任务和要求

设计一个带数组电子钟的定时控制器逻辑电路，具体任务要求如下：

1．可设定定时启动（开始）时间与定时结束（判定）时间

2.定时开始，指示灯亮；

定时结束，指示灯灭

3.定时范围可以选择

4.具有电子钟功能,显示为四位数

三.电路设计

数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。

这些都是数字电路中应用最广的基本电路。

石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波秒信号。

秒信号送入计数器进行计时，并把累计的结果以“时”、“分”、“秒”的数字显示出来。

“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；

“分”的显示电路与“秒”相同，“时”的显示由两级计数器和译码器组成的二十四进制计数电路实现。

所有计时结果结果由六位数码管显示。

3.1石英晶体振荡器

振荡器是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间冲。

振荡器振荡频率的精度与稳定度基本上决定了钟的准确度。

振荡器是由石英晶体，微调电容与集成反相器等元件构成。

石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

图中1门、2门是反相器，1门用于振荡，2门用于缓冲整形，R1为反馈电阻，反馈电阻的作用是为反相器提供偏置，使其工作在放大状态。

反馈电阻R1的值选取太大，会使放大器偏置不稳甚至不能正常工作；

R1值太小又会使反馈网络负担加重。

图中C1是频率微调电容，一般取5-35pF。

C2是温度特性校正电容，一般取20-40pF。

电容C1、C2与晶体共同构成∏形网络，以控制振荡频率，并使输入输出相移180度。

从有关手册中，可查得C1、C2均为30pF。

当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。

石英晶体振荡器XTAL的振荡频率选为32768Hz。

该元件专为数字钟电路而设计，其频率较低且稳定，有利于减少分频器级数，可用反相器整形而得到矩形脉冲输出。

由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。

较高的反馈电阻有利于提高振荡频率的稳定性。

非门电路可选74HC00。

3.2电源电路

本系统电源,如不用实验室电源,可以采用三端稳压块获得+5v稳压输出,如图2所示

图2

3.3分频器

在数字电路中，分频器是一种可以进行频率变换的电路，其输入、输出信号是频率不同的脉冲序列。

输入、输出信号频率的比值称为分频比。

例如，2分频器的输出信号频率是输入信号频率的

，8分频器的输出信号频率是输入信号频率的

。

通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。

例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768（

），即实现该分频功能的计数器相当于15级2进制计数器。

常用的２进制计数器有74HC393等。

本次课程设计中采用CD4060来构成分频电路。

CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数器为14级2进制计数器，可以将32768Hz的信号分频为２Hz，其内部框图如图所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

3.4计数器

3.4.1同步十进制加法计数器74160功能介绍

同步十进制加法计数器74160电路如图1所示，此电路增加了预置数、保持和异步置零的功能。

图1中LOAD′为预置数控制端,RCO为进位输出端,CLR为异步置零端，ENP和ENT为工作状态控制端。

CLK为脉冲控制端，QA、QB、QC、QD为输出控制端。

3.4.2六十进制计数

秒计数器的电路形式很过，一般都是由一级十进制计数器和一级六进制计数器组成，是用两块中规模集成电路74LS160按反馈置零法串接而成。

秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为“分”计数器的输入信号。

当第一个脉冲来到时两个数显同步置零，显示00状态，即两个同步十进制加法计数器的输出分别为0000和0000，当第二个脉冲来到时个为脉冲作用下第一个同步十进制加法计数器的输出变为0001，而第二个同步十进制加法计数器的工作状态控制端接的为低电平，所以不工作，继续保持为0000状态不变，当第一个同步十进制加法计数器输入第九个脉冲后，RCO进位输出端会置1，同时第二个同步十进制加法计数器的工作状态控制端接的为高电平，所以开始工作，输出由0000变为0001，然后保持至第一个同步十进制加法计数器的输出再次变为1001。

当第一个同步十进制加法计数器的输出为0101，同时第二个同步十进制加法计数器的输出为1001时，两个同步十进制加法计数器的预置数控制端被同时置为0，即两个同步十进制加法计数器的输出均变为0000，从而完成六十进制计数,电路如图3

图3

3.4.3二十四进制计数

二十四进制小时计数器，是用两片74LS160构成的。

也可用两块中规模集成电路74LS160和与非门构成。

当第一个脉冲来到时两个数显同步置零，显示00状态，即两个同步十进制加法计数器的输出分别为0000和0000，当第二个脉冲来到时个为脉冲作用下第一个同步十进制加法计数器的输出变为0001，而第二个同步十进制加法计数器的工作状态控制端接的为低电平，所以不工作，继续保持为0000状态不变，当第一个同步十进制加法计数器输入第九个脉冲后，RCO进位输出端会置为1，同时第二个同步十进制加法计数器的工作状态控制端接的为高电平，所以开始工作，输出由0000变为0001，然后保持至第一个同步十进制加法计数器的输出再次变为1001。

当第一个同步十进制加法计数器的输出为0010，同时第二个同步十进制加法计数器的输出为0011时，两个同步十进制加法计数器的预置数控制端被同时置为0，即两个同步十进制加法计数器的输出均变为0000，从而完成二十四进制计数,电路如图4。

图4

3.5数字钟单元

他分别由秒脉冲发生器,秒、分、时计数器、译码器,显示器等组成。

这里只要设计成四位显示。

“分”从00至59,“时”从00至23秒可以用发光二极管显示。

3.6继电器电路

继电器的通、断受控制器输出控制,当“开始定时”设定值到达时,继电器应该接通。

而当“定时结束”设定值到达时.继电器应该断开。

其定时波形如图6所示。

继电器的出点可接交流、直流或其他信号。

图6

3.7定时器部分

3.7.1定时器定时时间的设定

定时器定时时间的设定,可以用逻辑开关（四个一组）,分别置入0或1,再加译码、显示,就知其所设定的值.例如,四位开关为“1001”,显示器即显示9。

另一个办法,用8421BCD码拨码开关KS系列器件,拨码开关本身可显示数字,同时输出BCD码。

例如,拨码开关置成“6”,其8421端将分别输出“0110”,并有“6”指示。

3.7.2定时器预置开关

定时器控制的功能是将数字钟的时间与预置的开、关时间进行比较，并完成相应的开关动作。

在定时预置开关电路中，有两组开关——其实定时时间开关和中止定时时间开关每组有四个开关（拨码开关）他们输出的都是BCD码。

3.8控制部分

3.8.1控制器

控制器的任务是将计数值与设定值进行比较,若两者值相等,则输出控制脉冲,使继电器电路接通。

由于定时的时间有起始时间和终止时间,所以,为了区别这两个信号,采用交叉供电方式或采用三态门进行控制。

3.8.2控制电路部分

U8～U9数字钟输出和定时拨码开关输出是通过异或们74LS86进行一位一位的比较，当定时开关时间到，即所有的数值全相等，在U1474LS30与非门输出端输出一个负脉冲，使控制触发器U1374LS112变为高电平。

Q为高电平，使得继电器RL1和RL2接通，定时器开始定时。

RL1的接通，使得+5V从加入起始定时开关而转加到中止定时开关上，由于控制触发器U13Q=1（Q=0）,使定时器的定时开始指示灯亮

当运行时间到中止时间设定值时，U14又一次输出一个负脉冲，使得控制触发器U13翻转，Q=0U13的低电平是T1和T2关断，RL1继电器释放，又回到定时前的工作状态。

同时Q=0又使定时结束指示灯亮

RL2用于外界所需控制的仪器。

按下S2，可以去掉可能预先存在的定时设定。

3.9控制电路

U8~U9数字钟输出和定时拨码开关输出是通过异或们74LS86进行一位一位的比较，当定时开关时间到，即所有的数值全相等，在U1474LS30与非门输出端输出一个负脉冲，使控制触发器U1374LS112变为高电平。

3.10整体电路

“秒计数器”采用60进制计数器，是由2片74LS160和1片74LS00采用异步置0法连接而成,第一片的74LS160的十进制输出经74LS00反向后接第二片的CP,当第1片的计数到9时,C输出高电平,此时第2片计数器CP=0,当下一个秒脉冲到达时第1片变为0,第2片变为CP脉冲成为上升沿,第2片计数器计数为1。

这样一直计数下去当计数到50以后,第2片计数器的LD接第2片的计数器输出接了74LS00的Q0和Q2对应的反向输出此时为LD=0,下一个脉冲到达第1片时，第1片计数从0开始计数，当第1片计为9时，第2片计数变为0；

因为下一秒第1片将给第2片了一个CP脉冲，第2片的计数器输出接了74LS00的Q0和Q2对应的输出,并且第1片给第2片一因此在变为6的瞬间置零,也变为0,达到了计60的目的,这时从第2片中引出一个分脉冲作为分计数器的输入CP脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，此计数原理与秒计数器完全相同。

从分计数器输出的该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，也是有2片74LS160和1片74LS00采用清零法连接而成。

24进制计数器开始计数时第一片的74LS160的十进制输出接第二片的CP,当第1片的计数到9时,十进制输出高电平,此时第2片计数器开始计数,当下一个秒脉冲到达时第1片变为0,第2片变为1,这样一直计数下去但当计到23时,下一脉冲到达时由于时计数器的第1片的Q2和第2片的Q1接74LS00,对应的输出同时接了两片的R置零端,在要变成24的瞬间两片都变为0,实现对一天24小时的累计，这时从第二片中引出一个周脉冲作为周计数器的输入CP脉冲。

“周计数器”采用7