1位全加器的电路和版图设计Word下载.docx

1位全加器的电路和版图设计Word下载.docx

《1位全加器的电路和版图设计Word下载.docx》由会员分享，可在线阅读，更多相关《1位全加器的电路和版图设计Word下载.docx（17页珍藏版）》请在冰豆网上搜索。

现代社会随着电路的集成度越来越高，功耗和信号延迟成为超大规模集成电路的关键。

加法运算是数字系统中最基本的运算，为了更好地利用加法器实现减法、乘法、除法等运算，需要对全加器进行功能仿真设计和分析。

另外通过全加器可以对其它相关电路有所了解。

因此只有深刻理解了全加器的性能才能进一步减小功耗和信号延迟[1]。

本文用对一位全加器进行了全面的分析。

并且通过使用Cadence公司的工具IC5141与Hspice来实现全定制的整个设计流程。

关键词：

全加器；

全定制；

Cadence

Abstract:

Asthecircuit’sintegrationisincreasinginthemodernsociety，Powerconsumptionandsignaldelayiscrucialtothedesignofhigh-performanceverylargescaleintegrationcircuits.Additionoperationisthebasicoperationofthedigitalsystem,Inordertoachievemuchbetteruseoftheaddersubtraction,multiplication,divisionandother

1:

引言

集成电路设计方法大致可分为定制（Custom）、半定制（Semi-custom）、可编程逻辑器件（PLD）等设计方法，如图1.1所示。

定制设计方法又可分为全定制（Full-Custom）设计和基于包（Cell-Based）的设计方法二类。

全定制（fullcustom）集成电路设计方法，是按规定的功能与性能要求，对电路的结构布局与布线进行最优化设计，实现最小面积，最佳布线布局、最优功耗速度积，以求获得尽可能最优的设计。

全定制（fullcustom）集成电路设计方法通常用于高性能的设计场合：

规模较小性能要求较高的中小规模专用集成电路；

大批量高性能集成电路。

图1.1ASIC设计方法分类

全定制的设计流程：

1）电路图绘制2）前仿真3）绘制版图4）版图验证5）版图后仿真。

摩尔定律芯片上的晶体管数量每18到24个月翻一番。

半导体技术有效性每18个月将会增大一倍。

[1]

IC设计必须要有工艺库的支持，本文的设计例子五级反相器使用NCSU的TSMC0.18工艺库，启动命令是icfb&

.库的逻辑组织元素如下：

库（Library）；

单元（Cell）（库的设计单元）：

视图（View）（单元的一种视图形式）如本文中反相器单元（INV）的电路图（Schematic），符号（Symbol），版图（Layout）。

本文以全加器为例使用Cadence公司的工具IC5141与HSPICE来实现全定制的整个设计流程。

2：

设计步骤

2.1建库

打开Cadence软件后，点击“File->

New->

Library”，出现“CreateLibrary”窗口，输入库名，选取工艺TSMC0.18u，点OK，如图2.1。

图2.1新建库设置

2.2、新建Schematic视图

“LibraryManager”窗口中的“Library”栏里有刚才新建的库文件夹cmos-adder。

选中它，并点击File->

Cellview，在“CreateNewFile”小窗口里输入单元名adder，点OK，如图2.2。

图2.2新建Schematic视图

然后出现电路图绘制界面，开始绘制全加器的电路图：

在电路编辑窗口中添加元件。

添加器件pmos管和nmos管。

将pmos管的宽W设为nmos管的宽W的2~3倍，因此这里将pmos管的宽W设为540nM。

放置电源vdd和地gnd。

放置了元件和电源后，如图2.3。

图2.3添加了CMOS管、电源vdd和地gnd

添加端口Pin

三个输入端A、B、Ci和两个输出端S、Co，如图2.4所示。

图2.4添加Pin后

连线

注意，不要将三条线交于一个焊接点上，这样会在check时产生一个warming的。

最后，可点击

（CheckandSave）,检查无误且保存，可退出该界面。

电路图如图2.5。

图2.51bit加法器的电路图

2.3、新建Symbol视图

Symbol是对电路的抽象，对外仅有端口属性，如何新建Symbol视图可参照本章前面的实验。

画一个矩形，

添加端口，点击“Add->

Pin”，并连线，

添加标签（Label），点击“Add->

Label”。

完成的Symbol图如图2.6所示。

图2.6完成的Symbol图

2.4前仿真

为了证实刚才的电路图能实现1位全加器的功能，可以做一个前仿真。

然后在前仿真通过的前提下再画版图，这样画出来的版图的正确性会更高。

（1）新建一个测试平台

在“LibraryManager”窗口中点击“File->

Cellview”，在弹出的“CreateNewFile”小窗口里的CellName栏中输入“adder-tb”，在Tool栏里选择“Composer-Schematic”如图2.7所示。

然后点OK！

进入电路图编辑窗口。

图2.7新建测试平台adder-tb

（2）调用之前adder的symbol

在出现的电路图编辑窗口里调用与非门。

点“Add->

Instance”或在键盘上按快捷键“I”，把adder调用出来。

如图2.8所示。

图2.8调用全加器

（3）在测试平台上放置测试端口

点“Add->

Pin”或着按快捷键“P”。

添加输入测试端口A、B和Ci，输出测试端口S、Ci，还有“VDD!

”和“GND!

”。

注意这里VDD!

和GND!

的端口类型选input，因为可以在后面添加激励时将它们分别输入为0和某一高电平的直流，以此来模拟出VDD!

。

（4）然后设置仿真环境

点“Tools->

AnalogEnvironment”后，将出现仿真环境设置窗口，如图2.9所示。

图2.9仿真设置窗口

添加激励

设置好各个激励后，点OK即可。

设置后仿观察的时间

点“Analyses->

Choose…”，出现一个小窗口，进去进行观察时间的设置，点OK即可。

图2.10设置后仿观察时间

选择观察波形的端口

点“Output…->

ToBePlotted->

SelectOnSchematic”，然后在电路图上点击要观察的端口：

输入A、B、Ci和输出S、Co。

如图2.11.

图2.11设置完的环境变量窗口

观察前仿波形图：

点击“Simulation->

Run”或者点绿灯按钮，即可运行仿真，运行成功会自动弹出后仿波形图。

图2.12前仿波形图

3:

设计版图

3.1图设计工具：

VirtuosoLayoutEditor。

根据电路图画版图，先画pmos部分的版图，再画nmos管部分的版图，然后根据电路图中的连接情况如反相器、传输门，将这些pmos和与之相对应的nmos连接起来，添加vdd!

和gnd!

结点标签和输入/输出端口pin，最后通过DRC验证。

如图3.1

图3.1DRC通过的版图

之后我们提取extract后运行LVS,点击“Verify->

extract”，提取视图后，在“LibraryManager”窗口view栏里将会出现新生成的“extracted”文件，之后点击“Verify->

LVS”，点击Run!

可以看到下图。

图3.2LVS运行报表

3.2后仿真

将前面进行的前仿真平台打开，然后点击“绿灯”开始运行，出现后仿波形，后仿波形图如图3.3所示。

图3.3后仿波形图

4:

结束语

IC5141与HSPICE软件使IC的设计更加方便、快捷。

通过全加器电路图与版图的绘制与仿真，全加器的性能更容易被了解。

另外绘制电路图过程中，为使信号的延时变小，一般PMOS宽长比是NMOS的2-3倍。

绘制版图过程中每次添加完元件后都DRC验证一次，可以减少出错的概率。

本论文只是对全加器的基本工作原理和性质做了分析。

在本学期的集成电路课中，IC设计是本门课的重点，通过这段时间的学习，我掌握了电路图绘制及前仿和版图绘制及后，学到了很多有用知识，受益匪浅。

参考文献

[1]W.DallyandJ.Polton,DigitalSystemsEngineering,CambridgeUniversityPress,1998.

[2]P.D.FisherandR.Nesbitt,“TheTestofTime:

Clock-CycleEstimationandTestChallengesforFutureMicroprocessors,”IEEECircuitandDevicesMagazine,14

（2）,pp.37-44,1998.

[3]N.HedenstiernaandK.Jeppon,“CMOSCircuitSpeedandBufferOptimization,”IEEETransactionsonCAD,vol.CAD-6,no.2,pp.270-281,March1987.

[4]C.MeadandL.Conway,IntroductiontoVLSISystems,Addison–Wesley,1980.

[5]A.SedraandK.Smith,MicroElectronicCircuit,Holt,RinehartandWinston,1987.

[6]R.SwansonandJ.Meindl,“Ion-ImplantedComplementaryCMOStransistorsinLow-VoltageCircuits,”IEEEJournalofSolid-StateCircuits,vol.SC-7,no.2,pp.146-152,April1972.

[7]D.SylvesterandK.Keutzer,“GettingtotheBottomofDeepSubmicron,”ProceedingsICCADConference,pp.203,SanJose,November1998.

[8]H.Veedrick,“Short-CircuitDissipationofStaticCMOSCircuitryanditsImpactontheDesignofBufferCircuits,”IEEEJournalofSolid-StateCircuits,vol.SC-19,no.4.pp.468-473,1984.