硬件工程师面试题集含答案很全.docx

硬件工程师面试题集含答案很全.docx

《硬件工程师面试题集含答案很全.docx》由会员分享，可在线阅读，更多相关《硬件工程师面试题集含答案很全.docx（37页珍藏版）》请在冰豆网上搜索。

硬件工程师面试题集含答案很全

硬件工程师面试题集

〔DSP，嵌入式系统，电子线路，通讯，微电子，半导体〕

---Real_Yamede

1、下面是一些根本的数字电路知识问题，请简要答复之。

（1）什么是Setup和Hold时间？

答：

Setup/HoldTime用于测试芯片对输入信号和时钟信号之间的时间要求。

建立时间（SetupTime）是指触发器的时钟信号上升沿到来以前，数据能够保持稳定不变的时间。

输入数据信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间通常所说的SetupTime。

如不满足SetupTime，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，数据才能被打入触发器。

保持时间（HoldTime）是指触发器的时钟信号上升沿到来以后，数据保持稳定不变的时间。

如果HoldTime不够，数据同样不能被打入触发器。

（2）什么是竞争与冒险现象？

怎样判断？

如何消除？

答：

在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。

由于竞争而在电路输出端可能产生尖峰脉冲或毛刺的现象叫冒险。

如果布尔式中有相反的信号那么可能产生竞争和冒险现象。

解决方法：

一是添加布尔式的消去项，二是在芯片外部加电容。

（3）请画出用D触发器实现2倍分频的逻辑电路

答：

把D触发器的输出端加非门接到D端即可，如以下图所示：

（4）什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？

答：

线与逻辑是两个或多个输出信号相连可以实现与的功能。

在硬件上，要用OC门来实现（漏极或者集电极开路），为了防止因灌电流过大而烧坏OC门,应在OC门输出端接一上拉电阻（线或那么是下拉电阻）。

（5）什么是同步逻辑和异步逻辑？

同步电路与异步电路有何区别？

答：

同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系.电路设计可分类为同步电路设计和异步电路设计。

同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始〞和“完成〞信号使之同步。

异步电路具有以下优点：

无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性。

（7）你知道那些常用逻辑电平？

TTL与COMS电平可以直接互连吗？

答：

常用的电平标准，低速的有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、ECL、ECL、LVPECL等，高速的有LVDS、GTL、PGTL、CML、HSTL、SSTL等。

一般说来，CMOS电平比TTL电平有着更高的噪声容限。

如果不考虑速度和性能，一般TTL与CMOS器件可以互换。

但是需要注意有时候负载效应可能引起电路工作不正常，因为有些TTL电路需要下一级的输入阻抗作为负载才能正常工作。

（6）请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、锁存器/缓冲器）

典型输入设备与微机接口的逻辑示意图如下：

2、你所知道的可编程逻辑器件有哪些？

答：

ROM（只读存储器）、PLA（可编程逻辑阵列）、FPLA（现场可编程逻辑阵列）、PAL（可编程阵列逻辑）GAL（通用阵列逻辑），EPLD（可擦除的可编程逻辑器件）、FPGA（现场可编程门阵列）、CPLD（复杂可编程逻辑器件）等，其中ROM、FPLA、PAL、GAL、EPLD是出现较早的可编程逻辑器件，而FPGA和CPLD是当今最流行的两类可编程逻辑器件。

FPGA是基于查找表结构的，而CPLD是基于乘积项结构的。

3、用VHDL或VERILOG、ABLE描述8位D触发器逻辑

4、请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程，在各环节应注意哪些问题？

答：

完成一个电子电路设计方案的整个过程大致可分：

（1）原理图设计

（2）PCB设计（3）投板（4）元器件焊接（5）模块化调试（6）整机调试。

注意问题如下：

（1）原理图设计阶段

注意适当参加旁路电容与去耦电容；

注意适当参加测试点和0欧电阻以方便调试时测试用；

注意适当参加0欧电阻、电感和磁珠〔专用于抑制信号线、电源线上的高频噪声和尖峰干扰〕以实现抗干扰和阻抗匹配；

（2）PCB设计阶段

自己设计的元器件封装要特别注意以防止板打出来后元器件无法焊接；

FM局部走线要尽量短而粗，电源和地线也要尽可能粗；

旁路电容、晶振要尽量靠近芯片对应管脚；

注意美观与使用方便；

（3）投板

说明自己需要的工艺以及对制板的要求；

（4）元器件焊接

防止出现芯片焊错位置，管脚不对应；

防止出现虚焊、漏焊、搭焊等；

（5）模块化调试

先调试电源模块，然后调试控制模块，然后再调试其它模块；

上电时动作要迅速，发现不会出现短路时在彻底接通电源；

调试一个模块时适当隔离其它模块；

各模块的技术指标一定要大于客户的要求；

（6）整机调试

如提高灵敏度等问题

5、基尔霍夫定理

KCL：

电路中的任意节点，任意时刻流入该节点的电流等于流出该节点的电流〔KVL同理〕

6、描述反响电路的概念，列举他们的应用

反响是将放大器输出信号（电压或电流）的一局部或全部，回收到放大器输入端与输入信号进行比拟（相加或相减），并用比拟所得的有效输入信号去控制输出，负反响可以用来稳定输出信号或者增益，也可以扩展通频带，特别适合于自动控制系统。

正反响可以形成振荡，适合振荡电路和波形发生电路。

7、负反响种类及其优点

电压并联反响，电流串联反响，电压串联反响和电流并联反响

降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展，放大器的通频带，自动调节作用

8、放大电路的频率补偿的目的是什么，有哪些方法

频率补偿是为了改变频率特性，减小时钟和相位差，使输入输出频率同步

相位补偿通常是改善稳定裕度，相位补偿与频率补偿的目标有时是矛盾的

不同的电路或者说不同的元器件对不同频率的放大倍数是不相同的，如果输入信号不是单一频率，就会造成高频放大的倍数大，低频放大的倍数小，结果输出的波形就产生了失真

放大电路中频率补偿的目的：

一是改善放大电路的高频特性，二是克服由于引入负反响而可能出现自激振荡现象，使放大器能够稳定工作。

在放大电路中，由于晶体管结电容的存在常常会使放大电路频率响应的高频段不理想，为了解决这一问题，常用的方法就是在电路中引入负反响。

然后，负反响的引入又引入了新的问题，那就是负反响电路会出现自激振荡现象，所以为了使放大电路能够正常稳定工作，必须对放大电路进行频率补偿。

频率补偿的方法可以分为超前补偿和滞后补偿，主要是通过接入一些阻容元件来改变放大电路的开环增益在高频段的相频特性，目前使用最多的就是锁相环

9、有源滤波器和无源滤波器的区别

无源滤波器：

这种电路主要有无源元件R、L和C组成；

有源滤波器：

集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。

但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。

10、名词解释：

SRAM、SSRAM、SDRAM、压控振荡器（VCO）

SRAM：

静态RAM；DRAM：

动态RAM；SSRAM：

SynchronousStaticRandomAccessMemory同步静态随机访问存储器，它的一种类型的SRAM。

SSRAM的所有访问都在时钟的上升/下降沿启动。

地址、数据输入和其它控制信号均与时钟信号相关。

这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。

SDRAM：

SynchronousDRAM同步动态随机存储器。

11、名词解释：

IRQ、BIOS、USB、VHDL、SDR。

（1）IRQ：

中断请求

（2）BIOS：

BIOS是英文"BasicInputOutputSystem"的缩略语，直译过来后中文名称就是"根本输入输出系统"。

其实，它是一组固化到计算机内主板上一个ROM芯片上的程序，它保存着计算机最重要的根本输入输出的程序、系统设置信息、开机后自检程序和系统自启动程序。

其主要功能是为计算机提供最底层的、最直接的硬件设置和控制。

（3）USB：

USB，是英文UniversalSerialBUS〔通用串行总线〕的缩写，而其中文简称为“通串线，是一个外部总线标准，用于标准电脑与外部设备的连接和通讯。

（4）VHDL：

VHDL的英文全写是：

VHSIC〔VeryHighSpeedIntegratedCircuit〕HardwareDescriptionLanguage.翻译成中文就是超高速集成电路硬件描述语言。

主要用于描述数字系统的结构、行为、功能和接口。

（5）SDR：

软件无线电，一种无线电播送通信技术，它基于软件定义的无线通信协议而非通过硬连线实现。

换言之，频带、空中接口协议和功能可通过软件下载和更新来升级，而不用完全更换硬件。

SDR针对构建多模式、多频和多功能无线通信设备的问题提供有效而平安的解决方案。

12、单片机上电后没有运转，首先要检查什么

首先应该确认电源电压是否正常。

用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。

接下来就是检查复位引脚电压是否正常。

分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。

然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10〞档。

另一个方法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，那么多半是因为晶振没有起振。

另外还要注意的地方是，如果使用片内ROM的话（大局部情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否那么会出现程序乱跑的情况。

如果系统不稳定的话，有时是因为电源滤波不好导致的。

在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善。

如果电源没有滤波电容的话，那么需要再接一个更大滤波电容，例如220uF的。

遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。

13、最根本的三极管曲线特性

答：

三极管的曲线特性即指三极管的伏安特性曲线，包括输入特性曲线和输出特性曲线。

输入特性是指三极管输入回路中，加在基极和发射极的电压VBE与由它所产生的基极电流IB之间的关系。

输出特性通常是指在一定的基极电流IB控制下，三极管的集电极与发射极之间的电压VCE同集电极电流IC的关系

图

（1）典型输入特性曲线

图

（2）典型输出特性曲线

图（3）直、交流负载线，功耗线

14、什么是频率响应，怎么才算是稳定的频率响应，简述改变频率响应曲线的几个方法

答：

这里仅对放大电路的频率响应进行说明。

在放大电路中，由于电抗元件（如电容、电感线圈等）及晶体管极间电容的存在，当输入信号的频率过低或过高时，放大电路的放大倍数的数值均会降低，而且还将产生相位超前或之后现象。

也就是说，放大电路的放大倍数（或者称为增益）和输入信号频率是一种函数关系，我们就把这种函数关系成为放大电路的频率响应或频率特性。

放大电路的频率响应可以用幅频特性曲线和相频特性曲线来描述，如果一个放大电路的幅频特性曲线是一条平行于x轴的直线（或在关心的频率范围内平行于x轴），而相频特性曲线是一条通过原点的直线（或在关心的频率范围是条通过原点的直线），那么该频率响应就是稳定的

改变频率响应的方法主要有：

（1）改变放大电路的元器件参数；

（2）引入新的元器件来改善现有放大电路的频率响应；（3）在原有放大电路上串联新的放大电路构成多级放大电路。

15、给出一个差分运放，如何进行相位补偿，并画补偿后的波特图

答：

随着工作频率的升高，放大器会产生附加相移，可能使负反响变成正反响而引起自激。

进行相位补偿可以消除高频自激。

相位补偿的原理是：

在具有高放大倍数的中间级，利用一小电容C〔几十～几百微微法〕构成电压并联负反响电路。

可以使用电容校正、RC校正分别对相频特性和幅频特性进行修改。

波特图就是在画放大电路的频率特性曲线时使用对数坐标。

波特图由对数幅频特性和对数相频特性两局部组成，它们的横轴采用对数刻度lgf，幅频特性的纵轴采用lg|Au|表示，单位为dB；相频特性的纵轴仍用φ表示。

16、根本放大电路的种类及优缺点，广泛采用差分结构的原因

根本放大电路按其接法分为共基、共射、共集放大电路。

共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄

共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。

常用于宽频带放大电路。

共集放大电路只能放大电流不能放大电压，是三种接法中输入电阻最大、输出电阻最小的电路，并具有电压跟随的特点。

常用于电压大电路的输入级和输出级，在功率放大电路中也常采用射极输出的形式。

广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。

17、给出一差分电路，其输出电压Y+和Y-，求共模分量和差模分量

设共模分量是Yc，差模分量是Yd，那么可知其输

Y+=Yc+YdY-=Yc-Yd可得Yc=（Y++Y-）/2Yd=（Y+-Y-）/2

18、画出一个晶体管级的运放电路,说明原理

以下图（a）给出了单极性集成运放C14573的电路原理图，图（b）为其放大电路局部：

图（a）C14573电路原理图图（b）C14573的放大电路局部

图（a）中T1，T2和T7管构成多路电流源，为放大电路提供静态偏置电流，把偏置电路简化后，就可得到图（b）所示的放大电路局部。

第一级是以P沟道管T3和T4为放大管、以N沟道管T5和T6管构成的电流源为有源负载，采用共源形式的双端输入、单端输出差分放大电路。

由于第二级电路从T8的栅极输入，其输入电阻非常大，所以使第一级具有很强的电压放大能力。

第二级是共源放大电路，以N沟道管T8为放大管，漏极带有源负载，因此也具有很强的电压放大能力。

但其输出电阻很大，因而带负载能力较差。

电容C起相位补偿作用。

19、电阻R和电容C串联，输入电压为R和C之间的电压，输出电压分别为C上电压和R上电压，求这两种电路输出电压的频谱，判断这两种电路何为高通滤波器，何为低通滤波器。

当RC<

答：

当输出电压为C上电压时：

电路的频率响应为

从电路的频率响应不难看出输出电压加在C上的为低通滤波器，输出电压加在R上的为高通滤波器，RC<

20、选择电阻时要考虑什么？

主要考虑电阻的封装、功率、精度、阻值和耐压值等。

21、在CMOS电路中，要有一个单管作为开关管精确传递模拟低电平，这个单管你会用P管还是N管，为什么

答：

用N管。

N管传递低电平，P管传递高电平。

N管的阈值电压为正，P管的阈值电压为负。

在N管栅极加VDD，在漏极加VDD，那么源级的输出电压范围为0到VDD-Vth，因为N管的导通条件是Vgs>Vth，当输出到达VDD-Vth时管子已经关断了。

所以当栅压为VDD时，源级的最高输出电压只能为VDD-Vth。

这叫阈值损失。

N管的输出要比栅压损失一个阈值电压。

因此不宜用N管传输高电平。

P管的输出也会比栅压损失一个阈值。

同理栅压为0时，P管源级的输出电压范围为VDD到｜Vth｜，因此不宜用P管传递低电平。

22、画电流偏置的产生电路，并解释。

根本的偏置电流产生电路包括镜像电流源、比例电流源和微电流源三种。

下面以镜像电流源电路为例进行说明：

23、画出施密特电路，求回差电压。

答：

以下图是用CMOS反相器构成的施密特电路：

因此回差电压为：

24、LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。

答：

主要有两种根本类型：

电容三点式电路和电感三点式电路。

以下图中（a）和（b）分别给出了其原理电路及其等效电路

（a）电容三点式振荡电路

（b）电感三点式振荡电路

25、DAC和ADC的实现各有哪些方法？

实现DAC转换的方法有：

权电阻网络D/A转换，倒梯形网络D/A转换，权电流网络D/A转换、权电容网络D/A转换以及开关树形D/A转换等。

实现ADC转换的方法有：

并联比拟型A/D转换，反响比拟型A/D转换，双积分型A/D转换和V-F变换型A/D转换。

26、A/D电路组成、工作原理

A/D电路由取样、量化和编码三局部组成，由于模拟信号在时间上是连续信号而数字信号在时间上是离散信号，因此A/D转换的第一步就是要按照奈奎斯特采样定律对模拟信号进行采样。

又由于数字信号在数值上也是不连续的，也就是说数字信号的取值只有有限个数值，因此需要对采样后的数据尽量量化，使其量化到有效电平上，编码就是对量化后的数值进行多进制到二进制二进制的转换。

27、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大？

和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、上下电平的噪声容限一样、充电和放电是时间相等

28、锁相环有哪几局部组成?

锁相环路是一种反响控制电路，简称锁相环〔PLL〕锁相环的特点是：

利用外部输入的参考信号控制环路内部振荡信号的频率和相位。

因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。

锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来锁相环通常由鉴相器〔PD〕、环路滤波器〔LF〕和压控振荡器〔VCO〕三部分组成。

锁相环中的鉴相器又称为相位比拟器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制。

29、用逻辑门和COMS电路实现AB+CD

这里使用与非门实现：

（a）用逻辑门实现

（b）用CMOS电路组成的与非门

图（a）给出了用与非门实现AB+CD，图（b）给出了用CMOS电路组成的与非门，将图（b）代入图（a）即可得到用CMOS电路实现AB+CD的电路。

30、用一个二选一mux和一个inv实现异或

假设输入信号为A、B，输出信号为Y=A’B+AB’。

那么用一个二选一mux和一个inv实现异或的电路如以下图所示：

31、给了reg的Setup和Hold时间，求中间组合逻辑的Delay范围

假设时钟周期为Tclk，reg的Setup和Hold时间分别记为Setup和Hold。

那么有：

32、如何解决亚稳态

亚稳态是指触发器无法在某个规定时间段内到达一个可确认的状态。

当一个触发器进入亚稳态时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上。

在亚稳态期间，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。

解决方法主要有：

（1）降低系统时钟；

（2）用反响更快的FF；（3）引入同步机制，防止亚稳态传播；（4）改善时钟质量，用边沿变化快速的时钟信号；（5）使用工艺好、时钟周期裕量大的器件

33、集成电路前端设计流程，写出相关的工具。

集成电路的前端设计主要是指设计IC过程的逻辑设计、功能仿真，而后端设计那么是指设计IC过程中的幅员设计、制板流片。

前端设计主要负责逻辑实现，通常是使用verilog/VHDL之类语言，进行行为级的描述。

而后端设计，主要负责将前端的设计变成真正的schematic&layout，流片，量产。

集成电路前端设计流程可以分为以下几个步骤：

（1）设计说明书；

（2）行为级描述及仿真；（3）RTL级描述及仿真；（4）前端功能仿真。

硬件语言输入工具有SUMMIT，VISUALHDL，MENTOR和RENIOR等；图形输入工具有:

Composer（cadence），Viewlogic（viewdraw）等；

数字电路仿真工具有：

Verolog：

CADENCE、Verolig-XL、SYNOPSYS、VCS、MENTOR、Modle-sim

VHDL：

CADENCE、NC-vhdl、SYNOPSYS、VSS、MENTOR、Modle-sim

模拟电路仿真工具：

HSpicePspice，

34、是否接触过自动布局布线,请说出一两种工具软件，自动布局布线需要哪些根本元素

Protel99seORcadAllegroPads2007powerpcb焊盘阻焊层丝印层互联线注意模拟和数字分区域放置敏感元件应尽量防止噪声干扰信号完整性电源去耦

35、描述你对集成电路工艺的认识

集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。

〔一〕按功能结构分类

模拟集成电路和数字集成电路

〔二〕按制作工艺分类

厚膜集成电路和薄膜集成电路。

〔三〕按集成度上下分类

小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路

〔四〕按导电类型不同分类

双极型集成电路和单极型集成电路。

双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有TTL、ECL、HTL、LST-TL、STTL等类型

单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模集成电路，代表集成电路有CMOS、NMOS、PMOS等类型

制造工艺：

我们经常说的0.18微米、0.13微米制程，就是指制造工艺了。

制造工艺直接关系到cpu的电气性能，而0.18微米、0.13微米这个尺度就是指的是cpu核心中线路的宽度,MOS管是指栅长。

37、请描述一下国内的工艺现状

38、半导体工艺中，掺杂有哪几种方式

39、描述CMOS电路中闩锁效应产生的过程及最后的结果

Latch-up闩锁效应，又称寄生PNPN效应或可控硅整流器（SCR,SiliconControlledRectifier）效应。

在整体硅的CMOS管下，不同极性搀杂的区域间都会构成P-N结，而两个靠近的反方向的P-N结就构成了一个双极型的晶体三极管。

因此CMOS管的下面会构成多个三极管，这些三极管自身就可能构成一个电路。

这就是MOS管的寄生三极管效应。

如果电路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路的运作，会使原本的MOS电路承受比正常工作大得多的电流，可能使电路迅速的烧毁。

Latch-up状态下器件在