计算机组成1汇编.docx

计算机组成1汇编.docx

《计算机组成1汇编.docx》由会员分享，可在线阅读，更多相关《计算机组成1汇编.docx（15页珍藏版）》请在冰豆网上搜索。

计算机组成1汇编

计算机组成原理

一、填空

1.决定总线由哪个设备进行控制称为总线控制实现总线数据的定时规则称为总线协议

2.采用变形补码进行溢出的判断，其逻辑表达式为；溢出=sc1+sc2（设Ss1、Ss2分别为数值的最高符号位和次高符号位）

3.指令执行过程中，DBUS-MDR-1R所完成的功能是将从存储器中读取的指令经存储器数据线送入数据存储器，寄存器，在通过总线送入指令寄存器。

4.CPU响应中断时需要保存当前现场，这里的现场指的是断点和有关寄存器的内容，它们被保存到堆栈中。

5.CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它它常用若干个机器周期

包含若干个时钟周期

6在定时查询方式下，当具备总线的预备地址与数值一致条件时能占用总线，这时计数从0开始，到说明设备号小的优先级高，在集中控制方式中，链接查询对电路最敏感，独立请求响应。

7.流水线中的多发技术包括超标量流水,超流水线、超指令字。

8.某一RAM芯片内有1024个单元，用单译码方式，地址译码将1024条输出地址译码器有64条输出线。

9.在数据传送方式中，若主程序与设备并行工作，则采用DAM方式，若主机与设备并行工作，则采用程序中断方式，若主机与设备串行工作，则采用程序查询方式。

10.衡量存储系统可以从速度容量、价位三个方面来评定，为了解决计算机采用多级存储体系结构。

2、选择题

1、对计算机的软、硬件资源进行管理，是（A）的功能。

A操作系统

B数据库管理系统

C语言处理程序

D用户程序

2.存储单元是指（B）

A存放一个字节的所有存储元集合

B存放一个存储字的所有存储元集合

C存放一个二进制信息位的存储元集合

D存放一条指令的存储元集合

3、在一地址指令格式中，下面论述正确的是（C）

A仅能有一个操作数，它由地址码提供

B一定有两个操作数，另一个是隐含的

C可能有一个操作数，也可能有两个操作数

D如果有两个操作数，另一个操作数是本身

4、CPU内通用寄存器的位数取决于（B）

A内存储器容量

B机器字长

C指令的长度

DCPU的管脚数

5、关于中断和DMA，下列说法正确的是（A）

ADMA请求和中断请求同时发生时，响应DMA请求

BDMA请求、非屏蔽中断、可屏蔽中断都要在当前指令结束之后才能被响应

C非屏蔽中断请求优先级最高，可屏蔽中断请求优先级最低

D如果不开中断，所有中断请求就不能响应

6、若欲传送的信息编码为16位，使其构成能发现2位错并纠错1位错的海明码，则至少需要增加（A）校验码

A5位

B6位

C7位

D8位

7、指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现（D）

A堆栈寻址

B程序的条件转移

C程序的无条件转移

D程序的条件转移或者无条件转移

8、在定点二进制运算器中，减法运算一般通过（D）来实现

A原码运算二进制减法器

B补码运算的二进制减法器

C补码运算的十进制加法器

D补码运算的二进制加法器

9.在CPU响应中断时，保护两个关键的硬件状态（B）

A.PC和IR

B.PC和PSW

C.AR和IR

D.AR和PSW

10.采用4体并行低位交叉存储器，设每个的存储容量为32K×16位，存取周期为400ns，在下列说法中正确的是（C）

A.在0.1us内，存储器可向CPU提供32K位二进制信息

B.在01us内，每个体可向CPU提供16位二进制信息

C.在0.4us内，存储器可向CPU提供32K位二进制信息

D.在0.4us内，存储器可向CPU提供16位二进制信息

11.在微程序控制器中，机器指令和微指令的关系（C）

A.每一条机器指令由一条微指令来执行

B.一条微指令由若干条机器指令组成

C.每一条机器指令由一段用微指令组成的微程序来解释执行

D.一段位程序有一条机器指令来执行

13.在CPU中，跟踪后继指令地址的寄存器是（C）

A.指令寄存器

B.地址寄存器

C.程序计数器

D.状态条件计数器

14.指令中采用不同寻址方式的主要目的是（B）

A.可直接访问主存

B.缩短指令长度，扩大寻址空间提高编程灵活性

C.实现存储程序和程序控制

D.提供扩展操作码并降低指令译码难度

15.如果有两个操作数，另一个操作数是本身已知定点小数X的反码为1.X1X2X3，且X<-0.75，则必有（D）

A.X1=0,X2=0,X3=1

B.X1=0,且X2，X3不全为0

C.X1=1

D.X1=0，X2=0，X3=0

16主存和CPU之间增加高速缓冲存储器的目的是（C）

A.解决CPU和主存之间速度的匹配问题

B.既扩大主存容量，又提高存取速度

C.扩大主存容量

D.以上说法都不对

17冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据（C）

A.指令操作码的译码结果

B.指令和数据的寻址方式

C.指令周期的不同阶段

D.指令和数据所在的存储单元

18.单级中断系统中，中断服务程序内的执行顺序（C）

①保护现场②开中断③关中断④保存断点⑤中断事件处理⑥恢复现场⑦中断返回

A.③①⑤⑦

B.①⑤②⑥⑦

C.③④⑤⑥⑦

D.④①⑤⑥⑦

19.由编码纠错理论得知，任何一种编码是否具有检测能力D和纠错能力C,都与编码的最小距离L有关，则下列公式正确的是（C）

A.L+1=D+C（D≥C）

B.L+D=C+1（D≥C）

C.L-1=D+C（D≥C）

D.2^L≥D+C+1（D≥C）

20.常用于大型计算机的控制方式（D）

A.程序查询

B.DMA方式

C.程序中断

D.通道方式

21.下列情况中（A）会发生DMA请求

A.一次I/O操作结束

B.每个机器周期结束

C.任意时刻

D.总线空闲

22.下列信号中，（C）属于操作

A.BUS→PC

B.MDR→BUS

C.PC→MAR

D.MAR→BUS

23.在具有中断向量表的计算机中，中断向量地址是（B）

A.子程序地址入口

B.中断服务程序的入口地址

C.终端服务程序入口地址的地址

D.中断程序断点

24下列关于USB的总线特征的描述，错误的是（C）

A.可实现外设的即插即用和热插播

B.是一种通信总线，连接不同外设

C.同时可传输2位数据，数据传输率高

D.可通过级联系方式连接多台外设

25同步通信之所以比异步通信具有较高的传输速率，是因为（D）

A.同步通信不需要应答信号且总线长度较短

B.同步通信用一个公共的时钟信号进行同步

C.同步通信中，各部件存取时间较接近

D.以上各项因素的综合结果

26若磁盘的转速提高一倍则（D）

A.平均存储时间减半

B.平均找到时间增加一倍

C.存储密度可以提高一倍

D.平均定位时间不变

27.计算机操作的最小单位时间是（B）

A.指令周期

B.时钟周期

C.存储周期

D.CPU周期

28设浮点数的基数R=8，尾数用模4补码表示，则规格化的数为（C）

A.11.111000

B.00.000111

C.11.101010

D.11.111101

29.某计算机有四级中断，优先级从高到底为1—2—3—4。

若将优先级顺序修改，改后1级中断的屏幕字为1101,2级中断的屏蔽字为0100,3级中断的屏蔽字为1111，四级中断屏蔽字为0101，则修改后的有限顺序从高到低为（B）

A.1—2—3—4

B.3—1—4—2

C.1—3—4—2

D.2—1—3—4

30.假设没有如下三种总线结构的ALU运算器，Ⅰ表示单总线结构，Ⅱ表示双总线结构,Ⅲ表示三总线结构,若三种运算器都执行定点加法操作,则操作时间快慢的顺序是（C）

AⅠⅡⅢBⅡⅠⅢCⅢⅡⅠDⅢⅠⅡ

31.容量为640K存储器是指下列（B）

A.640*10^3字节存储器B640*2^10字节存储器

32.某计算机字长为16位，存储器容量为256KB,CPU按字寻址，其寻址范围是（D）

ABCD0-2^17-1

三、简答题

1.简述DMA和程序中断的区别？

2.DMA方式中的中断请求不是为了传送信息（信息是通过主存和I/O间的直接数据通路传送的），只是为了报告CPU一组数据传送完毕结束，有待CPU做一些后处理工作，如测试传送过程中是否出错，决定是否继续使用DMA方式传送等，而程序中断方式的中断请求是为了传送数据，I/O和主机交换信息完全靠CPU响应中断后，转至中断服务程序完成的。

3.什么叫刷新？

为什么要刷新？

说明刷新有几种方法？

各有什么特点？

刷新——对DRAM定期进行的全部重写过程；

刷新原因——因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；

常用的刷新方法有三种——集中式、分散式、异步式。

集中式：

在最大刷新间隔时间内，集中安排一段时间进行刷新；

分散式：

在每个读/写周期之后插入一个刷新周期，无CPU访存死时间；

异步式：

是集中式和分散式的折衷。

4.什么是程序中断？

程序中断与调用子程序有什么区别？

中断是一种在发生了一个需要由CPU处理的事件时调用相应的处理程序的过程，在处理程序执行完成后再返回到原来的程序继续执行。

输入输出中断是由外设发出的需要处理的请求事件。

1子程序调用是预先安排好的，程序中断是随即发生的

2调用子程序是为主程序服务的，而中断程序与主程序的程序毫无关系

3子程序是由调用指令给出目标地址，中断是通过隐指令获得中断服务程序的入口地址

5.为什么要把存储系统细分成若干个级别？

目前微机的存储系统中主要有哪几级存储器？

各级存储器是如何分工的？

存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。

Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

因此，这两个层次上的调度或转换操作对于程序员来说都是透明的。

6.为什么要设置总线判优控制？

常见的集中式总线控制有几种？

各有何特点？

哪种方式响应时间最快？

1总线判优控制解决多个部件同时申请总线时的使用权分配问题；

2链式查询、计数器查询、独立请求；

3特点：

链式查询：

连线简单，易于扩充，对电路故障最敏感；

计数器查询：

优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；

独立请求：

判优速度最快，但硬件器件用量大，连线多，成本较高

7.什么是机器零？

若要求全0表示机器零，浮点的阶码和尾数应采取什么机器数形式？

机器零指机器数所表示的零的形式，它与真值零的区别是：

机器零在数轴上表示为“0”点及其附近的一段区域，即在计算机中小到机器数的精度达不到的数均视为“机器零”，而真零对应数轴上的一点（0点）。

若要求用“全0”表示浮点机器零，则浮点数的阶码应用移码、尾数用补码表示（此时阶码为最小阶、尾数为零，而移码的最小码值正好为“0”，补码的零的形式也为“0”，拼起来正好为一串0的形式）。

8.在计算机的层次结构中，为什么说硬件、软件的功能划分与逻辑上是等价的？

计算机系统功能的好坏很大程度上是由软件的效率和作用来表证的，而软件的发挥又离不开硬件的支持软硬件在逻辑功能上等效。

4、计算题

1、某机主存容量为4MB，Cache容量为16KB,每个字有8个字，每个字有32位，设计一个四路组相联映射

（Cache每组内总共有4个字块）的Cache组织，要求：

A画出主存地址字段中各段的位数：

B设Cache初始是空，CPU依次从主存单元0，1，...，99号单元读出100个字（主存一次读1一个字），并重复按此次序读8次，问命中率多少？

C若Cache的速度是主存的6倍，试问采用Cache和无Cache比较，速度提高多少？

解：

a.由于容量是按字节表示的，则主存地址字段格式划分如下：

87232

Cache组号

组内块号

块内地址

字节地址

主存字块标记

（b）由于题意中给出的字地址是连续的，故（A）中地址格式的最低2位不参加字的读出操作。

当主存读0号字单元时，将主存0号字块（0~7）调入Cache（0组0号块），主存读8号字单元时，将1号块（8~15）调入Cache（1组0号块）……主存读96号单元时，将12号块（96~103）调入Cache（12组0号块）。

共需调100/8=13次，就把主存中的90个字调入Cache。

除读第1遍时CPU需访问主存13次外，以后重复读时不需再访问主存。

则在800个读操作中：

访Cache次数=（100-13）+700=787次

Cache命中率=787/800=0.98=98%

（c）设无Cache时访主存需时800T（T为主存周期），加入Cache后需时：

（131.167+13）T=T/6+13T*787

144.167T=5.55倍

则：

800T/144.167T

有Cache和无Cache相比，速度提高4.55倍左右。

2、某指令系统的指令自长12位，每个地址码长3位，请提出一种方案，使该指令系统有4条三地址指令，8条二地址指令，190条单地址指令，

1）画出指令扩展图

2）若地址仅有7条，单地址指令最多可有多少条，为什么

解

（1）4条地址指令：

000XXXYYYZZZ

001

010

011

注：

这道题没有写完。

3、设有一个64k*8位的RAM芯片，试问该芯片共有多少个基本单元格电路，欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择，应满足地址线和数据线的总和为最小,

试确定这种芯片的地址线和数据线，并说明有几种答案。

解：

64k*8位的芯片有2^16*2^3位=2^19位个存储单元

设另一种芯片的地址线为A根数据线为B根

所以2^a*b=2^19

==b=2^19-a

若a=19则b=1总和为20

若a=18则b=2总和为20

若a=17则b=4总和为21

………………

由上可知地址线越少，数据线越多，和越大

所以有两种解答方案即：

地址线为19数据线为1和地址线为18，数据线为20。

4、设一地址指令格式如下：

@OPA现在有某一地址指令：

DGZ（减“1”为零跳），在一台单总线单累加器结构的机器运行，试排出该条指令的微操作系统序列，要求：

当DSZ指令时不要破坏累加寄存器ACC原来的内容。

DSZ（减“１”为零跳）指令

PC→MAR，READ；取指令

MM→MDR

MDR→IR，PC＋１→PC

A→MAR，READ；取数据送AccMM→MDRMDR→Acc

Acc－１→Acc；减１

IfZ＝１thenPC＋１→PC；结果为０，PC＋１Acc→MDR，WRITE；保存结果MDR→MM

Acc＋１→Acc；恢复Acc

5、设X=2^-101*0.101100，Y=2^-100*（-0.101000）,浮点数的阶码和尾数部分均用变形数的运算规则，设X-Y.

解：

[X]浮=1011，0.101100

【Y]浮=1100，1.011000

对阶E=E（A）-E（B）=1

[X]浮‘=1100，0.010110

【Y]浮’=1100，0101000

X+（-Y）=00.010110

+00.101000

00.111110

所以规格化

【X+Y]浮=1100，00.11110

所以X+Y=2^-100*0.111110

6、有一个（7，4）码，其生成的多项式G（X）=X^3+X+1，写出代码1001循环冗余验证码。

解：

编码过程如下：

M（x）=1001n=4

G（x）=x^3+x+1=1011

K+1=4k=3

M（x）*x^3=1001000

M（x）*x^3+R（x）=1001000+110

=1001110=CRC码

7、一流水线计算机采用指令和数据合一的Cache，已知Cache放入读/写时间为10ns,主存的读/写时间为100ns，取指令的命中率为98%，数据的命中率为95%，在执行程序时，约有20%指令需要存/取一个操作数（假设流水线无阻塞）。

问：

与无Cache比较，设置Cache后计算机的运算速度可提高多少？

如采用分开的指令和数据Cache结构，运算速度可提高多少？

解：

没有Cache时，主存-CPU的时间=100ns+100*%20=120

统一的Cache时间为：

取指令:

98%*10+2%*110=12

取数据：

（95%*10+5%*1110）*20%=3

分开的Cache时间为：

取指令：

98%*10+2%*110=12

（1）提高的倍数为：

120/15=8倍

（2）提高的倍数为：

120/12=10倍