数字电路章测验.docx
《数字电路章测验.docx》由会员分享，可在线阅读，更多相关《数字电路章测验.docx（15页珍藏版）》请在冰豆网上搜索。
数字电路章测验
第一章数制与码制测验
学号姓名
一、单项选择、填空题
1.两个8421BCD码相加时，需进行加6修正的是（）
A.相加结果为1001B.相加结果为1011C.相加结果为1000D.相加结果为0110
2.表示一个最大的3位十进制数，所需二进制数的位数至少是（）
B.8
3.下列码制中，属于无权码的有（）
A.8421BCD码码C.631-1BCD码D.8421奇校BCD
位数码全为1的二进制数对应的十进制数为（）
A.
B.
C.
D.
5.二进制数2对应的十六进制数是。
6.（362）10对应的8421BCD是。
第一章数制与码制测验答案
一、单项选择、填空题
5.166.（001101100010）8421BCD
第二章逻辑代数基础测验
学号姓名
一、单项选择、填空题
1.若一个逻辑函数由四个变量组成，则最小项的总数目是（）
B.8
2.下列等式正确的是（）
A.
B.
C.
D.
3.下列等式正确的是（）
A.
B.
C.
D.
4.下列等式正确的是（）
A.
B.
C.
D.
5.下列逻辑函数中，F恒为0的是（）
A.
B.
C.
D.
位二进制编码器有个输出。
二、化简逻辑函数
。
第二章逻辑代数基础测验答案
一、单项选择、填空题
CD
二、
AB
00
01
11
10
00
×
×
×
1
01
1
1
11
1
×
1
10
1
×
卡诺图3分
卡诺圈3分
2分
三、（5分）
cd
ab
00
01
11
10
00
01
11
10
◇
4个，分别是
、
、
、
。
数量1分乘积项形式4分
三、试分析最小项
的逻辑相邻项有几个？
分别是什么？
第四章组合逻辑电路测验
学号姓名
一、单项选择、填空题
1.组合逻辑电路中出现竞争－冒险的原因是（）
A.电路不是最简B.电路有多个输出
C.电路中存在延迟D.电路使用不同的门电路
2.构成半导体数码管显示线段的元件是（）
A.灯丝B.发光二极管C.发光三极管D.熔丝
3.若电路可能存在1型逻辑冒险，则函数表达式可转化为（）
A.
B.
C.
D.
4.组合逻辑电路是指任何时刻电路的输出仅由当时的决定。
二、写出图1中
的最小项表达式并化简为最简与或式。
Y
4选1MUX
A
B
C
D
图1
三、设A，B，C为某保密锁的3个按键，当A键单独按下时，锁既不打开也不报警；只有当A，B，
C或者A，B或者A，C同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信
息，试列出此保密锁逻辑电路的真值表。
第四章组合逻辑电路测验答案
一、单项选择、填空题
4.输入
二、（10分）
5分
5分
三、（5分）
进行逻辑规定。
设A，B，C为三个按键，按下为1，不按为0。
设F和G分别为开锁信号和报警信号，开锁为1，不开锁为0，报警为1，不报警为0。
列真值表。
根据逻辑规定列真值表如表所示。
A
B
C
F
G
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
0
1
1
0
0
0
0
1
0
1
1
0
1
1
0
1
0
1
1
1
1
0
第五章触发器测验
学号姓名
一、单项选择题
CP
A
C1
=1
1J
1K
1.触发器电路如图1所示，其次态应为（）
A.
B.
图1
C.
D.
2.允许钟控电位触发器发生状态转移的时间段是（）
=1期间上升沿
=0或CP=1期间上升沿或下降沿
3.当集成维持—阻塞D型触发器的异步置1端
时，则触发器的次态（）
A.与CP和D有关B.与CP和D无关C.只与CP有关D.只与D有关
4.要求JK触发器状态由1?
0，其激励输入端JK应为（）
＝0×＝1×＝×0＝×l
5.用1级触发器可以记忆的状态数是（）
B.2
二、由或非门构成的基本RS触发器及输入波形如图2所示，试画出
、
的输出波形。
设触发器
的初态为0。
A
SR
B
A
B
Q
图2
第五章触发器测验答案
一、单项选择题
二、
A
B
Q
对应每个跳变边沿的输出各分
第六章时序电路测验
学号姓名
一、单项选择、填空题
1.基于两片74161级联，高位、低位输出分别为
、
，采用置零法设计
模值为十七的计数器，则反馈状态
是（）
0000000101100111
2.基于两片74160级联，高位、低位输出分别为
、
，采用清零法设计
模值为十七的计数器，则反馈状态
是（）
0000000101100111
3.基于74161，采用清零法设计模值为六的计数器，则反馈状态
是（）
B.0101
4.基于74161，采用置零法设计模值为十二的计数器，则反馈状态
是（）
B.1010
5.在下列器件中，不属于时序逻辑电路的是（）
A.计数器B.移位寄存器C.全加器D.序列信号检测器
6.同步十六进制计数器的借位
，则B的周期和正脉冲宽度分别为（）
个CP周期和2个CP周期个CP周期和1个CP周期
个CP周期和8个CP周期个CP周期和4个CP周期
7.同步计数器是指（）
A.由同类型的触发器构成的计数器
B.各触发器时钟端连在一起，统一由系统时钟控制的计数器
C.可用前级输出做后级触发器的时钟的计数器
D.可用后级输出做前级触发器的时钟的计数器
8.由10级触发器构成的二进制计数器的模值为（）
B.20
9.由4级触发器构成的二进制计数器模值为。
10.由4级触发器构成的寄存器可以存入位二进制代码。
二、两片74161接成图1所示电路，分析该电路的分频比
是多少?
D3
Q3
Q2
Q1
Q0
P
CP
74161
（1）
T
&
Q3
Q2
Q1
Q0
P
CP
74161
（2）
T
1
QCC
1
1
CP
1
1
1
1
D2
D1
D0
D3
D1
D0
D2
Z
图1
三、试用74161，用置0法接成一个十三进制计数器，可以附加必要的门电路。
D0
D1
D2
D3
Q0
Q1
Q2
Q3
P
T
CP
74161
QCC
第六章时序电路测验答案
一、单项选择、填空题
二、（10分）
芯片
（1）的计数范围为0011—1001，模值等于7，4分
芯片
（2）的计数范围为1100—1111，模值等于4。
4分
级间为异步级联，构成模值等于4×7=28的计数器。
1分
故分频比
。
1分
三、（10分）
“1”
CP
D0
D1
D2
D3
Q0
Q1
Q2
Q3
P
T
CP
74161
QCC
起跳状态2分
判别电路4分
1分
1分
1分
1分
&
第八章A/DD/A测验
学号姓名
一、填空题
1.在A/D转换器中，已知
是量化单位，若采用“舍尾”方法划分量化电平，则最大量化误差为
。
D转换器电路由取样、保持、量化和电路构成。
二、如要求模拟输出电压的最大值为10V，电压的最小变化量为50mV，应选几位的DAC芯片？
第八章A/DD/A测验答案
一、填空题
2.编码
二、
1分
得
2分
故n=8。
1分
第九、十章存储器、PLD测验
学号姓名
一、单项选择题
中能作为时钟使用的引脚的数量是（）
B.2
的与阵列中包含的与门个数是（）
B.16
3.与阵列可编程、或阵列固定的可编程器件是（）
4.用PLA进行逻辑设计时，应将逻辑函数表达式变换成（）
A.与非—与非式B.异或式C.最简与或式D.最简或与式
5.术语CPLD表示（）
A.复杂可编程逻辑器件B.组合可编程逻辑器件
C.组合可编程局部器件D.复杂可编程局部器件
二、用256×4位RAM芯片扩展成512×4位RAM，并画出逻辑图（可用少量门电路）。
I/O0I/O1I/O2I/O3
A0A1A2A3A4A5A6A7
256×4位RAM
第九、十章存储器、PLD测验答案
一、单项选择题
二、（5分）
I/O0I/O1I/O2I/O3
A0
A1
A7
A6
…
…
…
A0A1A6A7
I/O0I/O1I/O2I/O3
A0A1A6A7
I/O0I/O1I/O2I/O3
256×4
（1）
256×4
（2）
1
A8
1分
1分
1分
2分
升级会员 