共模抑制比详解.docx

共模抑制比详解.docx

《共模抑制比详解.docx》由会员分享，可在线阅读，更多相关《共模抑制比详解.docx（20页珍藏版）》请在冰豆网上搜索。

共模抑制比详解

共模抑制比详细解释

定义

为了说明差分放大电路抑制共模信号及放大差模信号的能力，常用共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制比，英文全称是monModeRejectionRatio，因此一般用简写CMRR来表示，符号为Kcmr，单位是分贝db。

差模信号电压放大倍数Aud越大，共模信号电压放大倍数Auc越小，则CMRR越大。

此时差分放大电路抑制共模信号的能力越强，放大器的性能越优良。

当差动放大电路完全对称时，共模信号电压放大倍数Auc=0，则共模抑制比CMRR→∞，这是理想情况，实际上电路完全对称是不存在的，共模抑制比也不可能趋于无穷大。

差分放大器影响共模抑制比的因素

◇电路对称性——电路的对称性决定了被放大后的信号残存共模干扰的幅度，电路对称性越差，其共模抑制比就越小，抑制共模信号〔干扰〕的能力也就越差。

◇电路本身的线性工作围——实际的电路其线性围不是无限大的，当差模信号超出了电路线性围时，即使正常信号也不能被正常放大，更谈不上共模抑制能力。

实际电路的线性工作围都小于其工作电压，这也就是为什么对共模抑制要求较高的设备前端电路也采用较高工作电压的原因。

为了说明差动放大电路抑制共模信号的能力，常用共模抑制比作为一项技术指标来衡量，其定义为放大器对差模信号的电压放大倍数Aud与对共模信号的电压放大倍数Auc之比，称为共模抑制比，用KCMR表示。

差模信号电压放大倍数Aud越大，共模信号电压放大倍数Auc越小，则KCMR越大。

此时差分放大电路抑制共模信号的能力越强，放大器的性能越好。

当差动放大电路完全对称时，共模信号电压放大倍数Auc=0，则共模抑制比KCMR→∞，这是理想情况，实际上电路完全对称是不存在的，共模抑制比也不可能趋于无穷大。

电路对称性越差，其共模抑制比就越小，抑制共模信号〔干扰〕的能力也就越差。

首页 > 教程 > 电滤波，防雷 > 正文

共模和差模信号的定义及产生机理、电缆、绞线、变压器和扼流圈电磁干扰产生及其的抑制

1引言

   了解共模和差模信号之间的差异,对正确理解脉冲磁路和工作模块之间的关系是至关重要的。

变压器、

共模扼流圈和自耦变压器的端接法,对在局域网〔LAN〕和通信接口电路中减小共模干扰起关键作用。

共模噪音在用无屏蔽对绞电缆线的通信系统中,是引起射频干扰的主要因素,所以了解共模噪音将有利于更好地了解我们关心的磁性界面的电磁兼容论点。

本文的主要目的是阐述差模和共模信号的关键特性和共模扼流圈、自耦变压器端接法主要用途,以及为什么共模信号在无屏蔽对绞电缆线上会引起噪音发射。

在介绍这些信号特点的同时,还介绍了抑制一般噪音常用的方法。

2差模和共模信号

   我们研究简单的两线电缆,在它的终端接有负载阻抗。

每一线对地的电压用符号V1和V2来表示。

差模信号分量是VDIFF,共模信号分量是V,电缆和地之间存在的寄生电容是Cp。

其电路如图1所示,其波形如图2所示。

2．1差模信号

纯差模信号是：

V1=－V2   〔1〕

   大小相等,相位差是180°

   VDIFF=V1－V2   〔2〕

   因为V1和V2对地是对称的,所以地线上没有电流流过。

所有的差模电流〔IDIFF〕全流过负载。

在以电缆传输信号时,差模信号是作为携带信息“想要〞的信号。

局域网〔LAN〕和通信中应用的无线收发机的构造中安装的都是差模器件。

两个电压〔V1＋V2〕瞬时值之和总是等于零。

2．2共模信号

   纯共模信号是：

   V1=V2=V   〔3〕

   大小相等,相位差为0°

   V3=0   〔4〕

   共模信号的电路如图3所示,

其波形如图4所示。

   因为在负载两端没有电位差,所以没有电流流过负载。

所有的共模电流都通过电缆和地之间的寄生电容流向地线。

在以电缆传输信号时,因为共模信号不携带信息,所以它是“不想要〞的信号。

   两个电压瞬时值之和〔V1＋V2〕不等于零。

相对于地而言,每一电缆上都有变化的电位差。

这变化的电位差就会从电缆上发射电磁波。

3差模和共模信号及其在无屏蔽对绞线中的EMC

   在对绞电缆线中的每一根导线是以双螺旋形构造相互缠绕着。

流过每根导线的电流所产生的磁场受螺旋形的制约。

流过对绞线中每一根导线的电流方向,决定每对导线发射噪音的程度。

在每对导线上流过差模和共模电流所引起的发射程度是不同的,差模电流引起的噪音发射是较小的,所以噪音主要是由共模电流决定。

3．1对绞线中的差模信号

   对纯差模信号而言,它在每一根导线上的电流是以相反方向在一对导线上传送。

如果这一对导线是均匀的缠绕,这些相反的电流就会产生大小相等,反向极化的磁场,使它的输出互相抵消。

在无屏蔽对绞线系统中的差模信号如图5所示。

在无屏蔽对绞线中,不含噪音的差模信号不产生射频干扰。

3．2对绞线中的共模信号

   共模电流I在两根导线上以一样方向流动,并经过寄生电容Cp到地返回。

在这种情况下,电流产生大小相等极性一样的磁场,它们的输出不能相互抵消。

如图6所示,共模电流在对绞线的外表产生一个电磁场,它的作用正如天线一样。

在无屏蔽对绞线中,共模信号产生射频干扰。

3．3电缆线上产生的共模、差模噪音及其EMC

   电子设备中电缆线上的噪音有从电源电缆和信号电缆上产生的辐射噪音和传导噪音两大类。

这两大类中又分为共模噪音和差模噪音两种[1]。

   差模传导噪音是电子设备部噪音电压产生的与信号电流或电源电流一样路径的噪音电流,如图7所示。

减小这种噪音的方法是在信号线和电源线上串联差模扼流圈、并联电容或用电容和电感组成低通滤波器,来减小高频的噪音,如图8所示。

   差模辐射噪音是图7电缆中的信号电流环路所产生的辐射。

这种噪音产生的电场强度与电缆到观测点的距离成反比,与频率的平方成正比,与电流和电流环路的面积成正比。

因此,减小这种辐射的方法是在信号输入端加LC低通滤波器阻止噪音电流流进电缆;使用屏蔽电缆或扁平电缆,在相邻的导线中传输回流电流和信号电流,使环路面积减小。

   共模传导噪音是在设备噪音电压的驱动下,经过与设备之间的寄生电容,在与电缆之间流动的噪音电流产生的,如图9所示。

减小共模传导噪音的方法是在信号线或电源线中串联共模扼流圈、在地与导线之间并联电容器、组成LC滤波器进展滤波,滤去共模传导噪声。

其电路如图10所示。

共模扼流圈是将电源线的零线和火线〔或回流线和信号线〕同方向绕在铁氧体磁芯上构成的,它对线间流动的差模信号电流和电源电流阻抗很小,而对两根导线与地之间流过的共模电流阻抗则很大。

   共模辐射噪音是由于电缆端口上有共模电压,在其驱动下,从到电缆之间有共模电流流动而产生的。

辐射的电场强度与电缆到观测点的距离成反比,〔当电缆长度比电流的波长短时〕与频率和电缆的长度成正比。

减小这种辐射的方法有：

通过在线路板上使用地线面来降低地线阻抗,在电缆的端口处使用LC低通滤波器或共模扼流圈。

另外,尽量缩短电缆的长度和使用屏蔽电缆也能减小辐射。

   在有些电路中也可接入图11所示的抗干扰变压器来防止差模和共模噪音。

4变压器与噪音传导

   理想变压器理论上是完美的电路元件,它能用完美的磁耦合在初级和次级绕组之间传送电能。

理想变压器只能传送交变的差模电流。

它不能传送共模电流,因为共模电流在变压器绕组两端的电位差为零,不能在变压器绕组上产生磁场。

   实际变压器初级和次级绕组之间有一个很小但不等于零的耦合电容CWW,见图12。

这个电容是绕组之间存在非电介质和物理间隙所产生的。

增加绕组之间的空隙和用低介电常数的材料填满绕组之间的空间就能减小绕组之间电容的数值。

   电容Cww为共模电流提供一条穿过变压器的通道,其阻抗是由电容量的大小和信号频率来决定的。

5共模扼流圈

   对于理想的单磁芯、双绕组的共模扼流圈,将不考虑在实际扼流圈中或多或少存在的杂散阻抗〔Cww,DCR,Cp等〕的影响。

这样的假设是合理的,因为一个好的扼流圈设计,它的杂散阻抗和电路的源阻抗、负载阻抗相比是可以忽略的。

5．1理想共模扼流圈对差模信号的效应

   差模电流以相反的方向流过共模扼流圈的绕阻,建立大小相等,极性相反的磁场,它能使输出相互抵消,见图13。

这就使共模扼流圈对差模信号的阻抗为零。

差模信号能不受阻地通过共模扼流圈。

5．2理想共模扼流圈对共模信号的效应

   共模电流以一样的方向流过共模扼流圈绕组的每一边,见图14,它建立大小相等相位一样的相加磁场。

这一结果就使共模扼流圈对共模信号呈现高阻抗,使通过共模扼流圈的共模电流大减弱。

实际减弱量〔或共模抑制量〕取决于共模扼流圈阻抗和负载阻抗大小之比。

6有中心抽头的自耦变压器

   自耦变压器是以定向电流传递方式实现能量传输的。

对于理想的自耦变压器[2],不考虑实际或多或少存在的杂散阻抗〔Cww,DCR,Cp等〕的影响。

这样的假设是合理的,因为一个好的自耦变压器设计,它的杂散阻抗和电路的源阻抗、负载阻抗相比是可以忽略的。

6．1理想自耦变压器对差模信号的效应

   从差模信号看,有中心抽头的自耦变压器是两个在相位上一样的对分绕组,见图15。

这就意味差模电流在其中所形成的磁场,会使其对差模电流呈现高阻抗。

相当于对差模信号并联了一个高阻值的阻抗,它对差模信号的大小没有影响。

6．2理想自耦变压器对共模信号的效应

   从共模信号看,有中心抽头的自耦变压器是两个在相位上相反的对分绕组,见图16。

这就意味共模电流在其中会形成大小相等相位相反的磁场,这一磁场会使共模电流的输出互相抵消。

对共模信号呈现零阻抗效应,使共模信号直接短路到地。

7减小电磁干扰的一些常用方法

   通常都是在电路设计、印制板布线上想方法来减小电磁干扰或在

机箱上增加屏蔽、采用有中心线的共模扼流圈等方法来减小电磁干扰。

7．1屏蔽

   用金属材料将机箱部产生的噪音封闭起来的方法称为屏蔽。

屏蔽对防止外部噪音进入机箱也是同样有效的。

电场屏蔽和磁场屏蔽的方法是不同的。

   电场屏蔽是用导体将噪音源包围起来,然后接地,就能到达屏蔽的目的。

由于导体外表的反射损耗很大,因此很薄的材料〔铝箔、铜箔〕也有很好的屏蔽效果。

另外,机箱上即使有缝隙,也不会产生太大的影响。

   磁场屏蔽主要用来屏蔽低频磁场的干扰,

这种干扰是由交流电流或直流电流产生的。

例如,感应炼钢炉中有数万安培的电流通过,在炉周围产生很强的磁场,这个强磁场会使控制系统中的磁敏器件失灵。

最常见的磁敏器件是彩色CRT显示器,在磁场的作用下,显示器屏幕上的图象颜色会失真,图象会产生抖动,导致显示质量严重降低,甚至无法使用。

低频磁场往往随距离的增加而衰减很快,因此在很多场合,将磁敏器件远离磁场源是减小磁场干扰的十分有效的措施。

但当空间的限制而无法采取这个方法时,屏蔽也是一个十分有效的措施。

要注意的是,低频磁场屏蔽与射频磁场屏蔽是完全不同的,射频磁场的屏蔽使用导电率高的材料如铍铜复合材料、银、锡或铝等材料,把它完全封闭起来,就可以了。

但这些材料对低频磁场没有任何屏蔽作用。

只有高导磁率的铁磁合金才能屏蔽直流磁场或低频磁场。

根据电磁屏蔽的根本原理,低频磁场由于其频率低,吸收损耗很小,趋肤效应很小,并且由于其波阻抗很低,反射损耗也很小,因此单纯靠反射和吸收很难获得需要的屏蔽效果。

对这种低频磁场,要通过使用高导磁率材料为磁场提供一条磁阻很低的旁路来实现屏蔽,这样空间的磁场便会集中在屏蔽材料中,从而使磁敏器件免受磁场干扰。

   高导磁率材料在机械的冲击下会极损失磁性,导致屏蔽效能下降。

因此,屏蔽体在经过机械加工〔如折弯、焊接、敲击、钻孔等〕后,必须经过热处理以恢复磁性。

热处理要在特定条件下进展,一般要在枯燥氢气炉中以一定的速率加热到1177℃,保持4个小时,然后以一定的速率降低到室温。

   在对拼连接处进展焊接时,要使用屏蔽材料母料做焊接填充料,这样可以保证焊缝处的高导磁。

如果屏蔽效能要求较低,也可以采用铆接或点焊的方式固定,但要注意拼接处的屏蔽材料要有一定的重叠,以保证磁路上较小的磁阻。

当需要屏蔽的磁场很强时,仅用单层屏蔽材料,达不到屏蔽要求。

这时,一种方法是增加材料的厚度。

但更有效的方法是使用组合屏蔽,将一个屏蔽体放在另一个屏蔽体,它们之间留有气隙。

气隙可以填充任何非导磁材料〔如铝〕做支撑。

组合屏蔽的屏蔽效果比单个屏蔽体高得多,因此组合屏蔽能够将磁场衰减到很低的程度。

7．2电路设计

由于时钟频率越高,高频能量的发射越强,因此在数字电路中不要使用过高的时钟频率。

印制板上的总线、较大的环路面积和较长的导线都是强辐射源,因此,除非必要,要尽量防止这些情况的出现。

使用大规模集成电路能够大幅度减少印制板上的走线,从而减小辐射。

在选用集成电路时,也有些问题需要注意。

例如,高速肖特基电路由于脉冲上升时间很短,因此会在很高的频率围产生发射。

在功能允许的条件下,尽量使用标准型电路。

电路设计时要最大限度地保持数字线和信号线别离。

信号通道必须远离输入输出线以防止数字线上开关噪音辐射到信号线上。

   电磁干扰EMI的来源及一些非常具体的抑制方法

来源:

RFID信息  作者:

  发布时间:

2007-08-0318:

02:

26

EMC问题常常是制约中国电子产品出口的一个原因，本文主要论述EMI的来源及一些非常具体的抑制方法。

引言

电磁兼容性（EMC）是指“一种器件、设备或系统的性能，它可以使其在自身环境下正常工作并且同时不会对此环境中任何其他设备产生强烈电磁干扰（IEEEC63.12-1987）。

〞对于无线收发设备来说，采用非连续频谱可局部实现EMC性能，但是很多有关的例子也说明EMC并不总是能够做到。

例如在笔记本电脑和测试设备之间、打印机和台式电脑之间以及蜂窝和医疗仪器之间等都具有高频干扰，我们把这种干扰称为电磁干扰（EMI）。

EMC问题来源

所有电器和电子设备工作时都会有间歇或连续性电压电流变化，有时变化速率还相当快，这样会导致在不同频率或一个频带间产生电磁能量，而相应的电路则会将这种能量发射到周围的环境中。

EMI有两条途径离开或进入一个电路：

辐射和传导。

信号辐射是通过外壳的缝、槽、开孔或其他缺口泄漏出去；而信号传导则通过耦合到电源、信号和控制线上离开外壳，在开放的空间中自由辐射，从而产生干扰。

很多EMI抑制都采用外壳屏蔽和缝隙屏蔽结合的方式来实现，大多数时候下面这些简单原则可以有助于实现EMI屏蔽：

从源头处降低干扰；通过屏蔽、过滤或接地将干扰产生电路隔离以及增强敏感电路的抗干扰能力等。

EMI抑制性、隔离性和低敏感性应该作为所有电路设计人员的目标，这些性能在设计阶段的早期就应完成。

对设计工程师而言，采用屏蔽材料是一种有效降低EMI的方法。

如今已有多种外壳屏蔽材料得到广泛使用，从金属罐、薄金属片和箔带到在导电织物或卷带上喷射涂层及镀层（如导电漆及锌线喷涂等）。

无论是金属还是涂有导电层的塑料，一旦设计人员确定作为外壳材料之后，就可着手开场选择衬垫。

金属屏蔽效率

可用屏蔽效率（SE）对屏蔽罩的适用性进展评估，其单位是分贝，计算公式为

SEdB=A+R+B

其中A：

吸收损耗（dB）R：

反射损耗（dB）B：

校正因子（dB）（适用于薄屏蔽罩存在多个反射的情况）

一个简单的屏蔽罩会使所产生的电磁场强度降至最初的十分之一，即SE等于20dB；而有些场合可能会要求将场强降至为最初的十万分之一，即SE要等于100dB。

吸收损耗是指电磁波穿过屏蔽罩时能量损耗的数量，吸收损耗计算式为

AdB=1.314（f×σ×μ）1/2×t

其中f：

频率（MHz）μ：

铜的导磁率σ：

铜的导电率t：

屏蔽罩厚度

反射损耗（近场）的大小取决于电磁波产生源的性质以及与波源的距离。

对于杆状或直线形发射天线而言，离波源越近波阻越高，然后随着与波源距离的增加而下降，但平面波阻则无变化（恒为377）。

相反，如果波源是一个小型线圈，则此时将以磁场为主，离波源越近波阻越低。

波阻随着与波源距离的增加而增加，但当距离超过波长的六分之一时，波阻不再变化，恒定在377处。

反射损耗随波阻与屏蔽阻抗的比率变化，因此它不仅取决于波的类型，而且取决于屏蔽罩与波源之间的距离。

这种情况适用于小型带屏蔽的设备。

近场反射损耗可按下式计算

R（电）dB=321.8-（20×lgr）-（30×lgf）-[10×lg（μ/σ）]R（磁）dB=14.6+（20×lgr）+（10×lgf）+[10×lg（μ/σ）]

其中r：

波源与屏蔽之间的距离。

SE算式最后一项为哪一项校正因子B，其计算公式为

B=20lg[-e*p（-2t/σ）]

此式仅适用于近磁场环境并且吸收损耗小于10dB的情况。

由于屏蔽物吸收效率不高，其部的再反射会使穿过屏蔽层另一面的能量增加，所以校正因子是个负数，表示屏蔽效率的下降情况。

EMI抑制策略

只有如金属和铁之类导磁率高的材料才能在极低频率下到达较高屏蔽效率。

这些材料的导磁率会随着频率增加而降低，另外如果初始磁场较强也会使导磁率降低，还有就是采用机械方法将屏蔽罩作成规定形状同样会降低导磁率。

综上所述，选择用于屏蔽的高导磁性材料非常复杂，通常要向EMI屏蔽材料供给商以及有关咨询机构寻求解决方案。

在高频电场下，采用薄层金属作为外壳或衬材料可到达良好的屏蔽效果，但条件是屏蔽必须连续，并将敏感局部完全遮盖住，没有缺口或缝隙（形成一个法拉第笼）。

然而在实际中要制造一个无接缝及缺口的屏蔽罩是不可能的，由于屏蔽罩要分成多个局部进展制作，因此就会有缝隙需要接合，另外通常还得在屏蔽罩上打孔以便安装与插卡或装配组件的连线。

设计屏蔽罩的困难在于制造过程中不可防止会产生孔隙，而且设备运行过程中还会需要用到这些孔隙。

制造、面板连线、通风口、外部监测窗口以及面板安装组件等都需要在屏蔽罩上打孔，从而大大降低了屏蔽性能。

尽管沟槽和缝隙不可防止，但在屏蔽设计中对与电路工作频率波长有关的沟槽长度作仔细考虑是很有好处的。

任一频率电磁波的波长为:

波长（λ）=光速（C）/频率（Hz）

当缝隙长度为波长（截止频率）的一半时,RF波开场以20dB/10倍频（1/10截止频率）或6dB/8倍频（1/2截止频率）的速率衰减。

通常RF发射频率越高衰减越严重，因为它的波长越短。

当涉及到最高频率时，必须要考虑可能会出现的任何谐波，不过实际上只需考虑一次及二次谐波即可。

7．3印制板的设计

   在印制板上适宜的放置元器件与合理的安排印制板走线是很关键的。

有些元器件,特别是磁性元件〔如滤波器〕在一个方向比其它方向可能有更大的磁场。

元器件相互之间成90°放置,磁场相互抵消并减小噪音辐射。

开关器件远离磁性元件也能减小噪音辐射。

印制板上的走线也是主要的辐射源。

走线产生辐射主要是由于逻辑电路中电流的突变,在走线的电感上产生感应电压,这个电压会产生较强的噪音辐射。

另外,由于走线起着发射天线的作用,因此走线的长度越长,辐射的噪音越多。

短的走线比长的走线辐射少。

粗的走线比细的走线噪音辐射少。

所以使走线尽可能地短,从而把走线的自感减到最小是很必要的。

7．4采用有中心线的共模扼流圈

   减少和改善噪音的另一种方法,特别是对高频段,是在传输频道上用有中心线的共模扼流圈,如图17所示。

   共模扼流圈的耦合电容对中心线的每一边是对称的。

变压器的次级具有分路,这分路有助于变压器的次级绕组的分布电容更好地控制传输频道上的返回损耗。

它还可以在高频段提供一阻尼的下凹,其频率围出现在（700～900）MHz之间,这个围也可以进展控制,典型的响应曲线见图18。

变压器与EMI的关系

系统设计工程师解决棘手的EMI问题时，很多时候都未能认真地研究变压器的设计。

变压器与EMI之间有如下的关系。

由于变压器的线圈带有高频电流，因此变压器实际上已成为接收H场的天线。

这些H场会冲击附近的走线，并通过这些走线将H场传导或辐射到密封的围以外。

由于局部线圈有摆动电压，因此实际上它们也成为接收电磁场的天线。

初级及次级线圈之间的寄生电容可以将噪声传送到绝缘层之外。

由于次级线圈的接地通常都与底板连在一起，因此这些噪声又会通过这个接地面传送回来，成为共模噪声。

因此为了减少泄漏电感，最好将初级及次级线圈紧靠在一起，但这样也会增加线圈的互感，从而增加共模噪声。

下面介绍一些有助于防止上述干扰情况出现的技术。

符合平安规格的变压器都在初级及次级线圈之间贴上三层符合平安规格的聚酯（Mylar）胶带。

除了这三层聚酯胶带之外，可能还会另外加插一片法拉第屏蔽铜片，以便将聚集在绝缘边界的噪声电流收集在一起，并将这些噪声电流分流到别的地方（通常会传送到初级线圈的接地）。

值得留意的一点是，应该采用极薄的铜片作为屏蔽，以免因出现涡流而产生损耗，并确保可减少泄漏电感。

这片铜片一般厚2~4密耳（mil），只环绕中央盘一周。

另外还有一条导线焊接在铜片中心的附近，而另一端则连接初级线圈的接地端。

这里要注意，铜片屏蔽的两端不应该有电导性能上的连接，因为对于变压器来说，这样会令这一绕圈短路。

也可以在次级线圈上（即加了三层绝缘之后）再加设一个法拉第屏蔽，而这个屏蔽则与次级线圈接地连在一起。

通常变压器的外围会有一层铜片屏蔽（即“磁通带〞）包围着。

这个屏蔽主要用以遮挡辐射。

低本钱的设计通常会任由这个屏蔽浮动，但如有需要，这个屏蔽也可与次级线圈接地连在一起。

如果按照这个方式连在一起，便需要考虑一些平安方面的问题，例如加强初级及次级线圈之间绝缘效果的规定问题，以及如何规定初级至次级线圈之间的“蠕动〞（沿着绝缘面的一段距离）及“间隙〞（空间的最短距离）问题。

如果变压器的外盘设有空气隙，源自空气隙的周边磁通会在磁通带产生严重的涡流损耗。

因此这个磁通带的厚度通常也只有2~4密耳。

需要注意，这个磁通带的两端可以而且应该焊接在一起，因为这是外层屏蔽，无论怎样也不会让变压器的绕线出现短路情况。

但像拉法第屏蔽一样，如果采用良好的绕线技术，这个外层屏蔽也可以不用。

从电磁干扰的观点来看，回扫变压器最好采用中央设有间隙的设计，即变压器的外盘并无间隙。

无屏蔽的空气隙会在周边产生电磁场，换言之，会产生大量EMI信号。

这些干扰除了会导致磁通带产生大量涡流损耗之外，也会成为强力的辐射源。

初级线圈通常会设有