对基于DSP的电力系统谐波检测装置设计的改进.docx
《对基于DSP的电力系统谐波检测装置设计的改进.docx》由会员分享，可在线阅读，更多相关《对基于DSP的电力系统谐波检测装置设计的改进.docx（23页珍藏版）》请在冰豆网上搜索。
对基于DSP的电力系统谐波检测装置设计的改进
DSP原理及应用
论文名称：
对基于DSP的电力系统谐波检测装置设计的改进
班级：
姓名：
学号：
1、改进方法：
硬件设计方面，根据电力系统中数据采集和处理的实际特点，设计了信号的多通道采样保持和时钟转换电路，实现了多路信号的同步采样和快速转换。
充分发挥了微控制器的控制功能和DSP芯片的数字信号处理优势。
软件算法方面，系统采用传统的快速傅里叶变换（FFT），对采集的电压和电流信号进行频谱分析。
论文中还详细分析了信号的采样问题，以及信号的数字滤波问题。
初步设计了对采集数据进行计算和处理的相关软件算法，实现了对谐波的测量功能。
2、完成的功能：
系统主要实现电能质量的实时检测。
系统结构框图如图2.1所示，数据采集模块与通信中转模块组成一个现场系统，通信模块通过RS-232实现与PC机之间的通信。
PC机通信模块向数据采集模块发出命令，数据采集模块通过通信模块向PC机回送测量数据以及执行结果。
PC机通过调制解调器及计算机网络系统，以实现电能质量的实时检测与远程控制。
设计的采集模块与通信模块需要完成的功能有：
（1）网参数测量：
电网参数测量主要对电压、电流、频率3个电网参数进行测量。
电压电流有效值设计精度要求达到0.1%，频率设计精度要求为1%。
（2）功率测量：
功率测量主要包括视在功率、有功功率、无功功率、功率因数。
有功功率与无功功率设计精度要求达到0.2%，功率因数精度要求为1%。
（3）电网谐波分析：
电网谐波分析要求能够检测最高为50次的谐波，设计测量精度要求达到0.5%。
（4）通讯功能：
现场采集量与分析结果通过CAN总线传输，经由系统的通信模块转发给PC机。
图2.1系统结构框图
2.1、国际中各级电网谐波电压限值
电压/kV
THD
奇次
偶次
0.38
5
4.0
2.0
6/10
4
3.2
1.6
35/66
3
2.4
1.2
110
2
1.6
0.8
注：
220kV电网参照110kV执行，衡量点为PPC，取实测95%概率值
3、谐波的测量及计算方法
3.1、谐波含有率
电压和电流的波形畸变所含的某次谐波的含有率，反映畸变波形中谐波所占的比率。
电压畸变波形的第k次谐波电压含有率等于其第k次谐波电压幅值
与其基波电压幅值
的百分比
电流畸变波形的第k次谐波电流含有率等于其第k次谐波电流幅值
与其基波电流幅值
的百分比
3.2、总谐波畸变率（THD）
电压和电流波形畸变的程度，常以其总谐波畸变率来表示，作为衡量电能质量的一个指标，各次谐波含有率的平方和的平方根称为总谐波畸变率THD,简称畸变率。
电压的总谐波畸变率：
电流的总谐波畸变率：
3.3、谐波检测的方法
在谐波检测中，使用傅立叶算法。
傅立叶变换是一种将时域信号转变为频域信号的变换形式。
在频域分析中，频谱分析是信号分析的主要内容，它反映了系统性能的好坏。
所谓信号的频谱，就是指信号的频率及对应的幅度值、相位，也可以分别称为幅度谱和相位谱。
傅立叶变换是数字信号处理中对信号进行分析时经常采用的一种方法。
但是如果采用常规的傅立叶变换，则该算法的运算量会特别大，不适合需要高速运行的嵌入式控制系统中采用，而通常方法是采用快速傅立叶变换（FFT）。
利用FFT可以直接得到波形所含的各频谱分量。
从尽量减少数据分析的运算量的角度出发，采用基于复序列FFT算法来实现谐波的测量。
这种算法在运算的时候减少了离散傅里叶变换计算次数。
减少计算时候的工作量，加快了计算速度。
在进行大量运算的时候，效果还是非常可观的。
4、系统硬件整体设计
该系统可分为信号预处理、信号采集、数据处理与信号控制、显示、键盘、通信、电源7部分，如图4.1所示。
数据采集模块主要完成数据采集、数据处理以及数据显示功能。
与此功能相对应的电路包括测量电路、DSP最小系统电路以及人机接口电路测量电路完成信号的采样与变换。
DSP最小系统电路完成信号的算法处理以及对整个系统的控制。
人机接口电路包括键盘控制电路以及LCD显示信号处理结果。
图4.1系统硬件整体结构图
该系统中DSP选用的是TI公司的3.3V低电压供电的TMS320LF2407DSP芯片作为中央处理单元。
根据该系统硬件电路设计的二个模块及DSP的特点。
电源电路根据需要完成5V到3.3V电平转换。
选用TPS7333提供系统3.3V供电。
数据采集与信号调理电路完成电网信号的采样与转化。
选用电压电流互感器接市电采样并用DVDI001参与信号调理。
A/D转换部分是利用ADS836416位AD转换器，用来将采样的模拟信号数字化，以供数据处理单元运算处理。
DSP最小系统进行谐波分析的数据运算处理以及提供合适的时序与逻辑来控制各外围功能模块单元完成相应功能。
串口通信电路及USB接口电路用来将A/D转换完成的数据及时发送到PC机以待更进一步的数据处理。
液晶显示模块采用192*64蓝屏点阵实现DSP谐波分析结果的显示。
键盘控制部分为用户提供快捷的命令人机接口。
通信中转模块中串行通信采用的是DSP内置的SCI控制器。
收发器选用MAX232。
5、DSP芯片的选择
TMS320LF2407DSP除具有TMS320系列DSP的基本功能，还具有以下特点：
（1）采用高性能静态CMOS技术，使得供电电压降为3.3v，减小了控制器的功耗；30MIPS的执行速度使得指令周期缩短到33ns（30MHz），从而提高了控制器的实时控制能力；
（2）基于TMS320C2xxDSP的CPU核，保证了TMS320LF240x系列DSP代码和TMS320系列DSP代码兼容；
（3）片内高达32K字*16位的Flash程序存储器；高达2.5K字*16位的数据/程序RAM；544字双端口RAM；2K字的单口RAM；
（4）SCI/SPI引导ROM；
（5）两个事件管理模块EVA和EVB，每一个均包括如下资源：
两个16位通用定时器；8个16位的脉宽调制（PWM）通道，可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚PDPINTx出现低电平快速关闭PWM通道；防止击穿故障的可编程的PWM死区控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步A/D转换器。
（6）可扩展的外部存储器总共具有192K字*16位的空间，分别为64K字的程序存储器空间、64K字的数据存储器空间、64K字的I/O空间；
（7）看门狗（WD）定时器模块；
（8）10位ADC转换器，其特性为：
最小转换时间为500ns、8个或16个多路复用的输入通道；
（9）CAN2.0B模块，即控制器区域网模块；
（10）串行通信接口（SCI）模块；
（11）16位串行外部设备接口（SPI）模块；
（12）基于锁相环（PLL）的时钟发生器；
（13）高达41个可单独编程或复用的通用输入/输出（GPIO）引脚；
（14）5个外部中断；
（15）电源管理，具有3种低功耗模式，能独立地将外围器件转入低功耗工作模式。
由于本系统的数据处理量大，对处理速度也有一定要求，因此，DSP芯片的型号选择TMS320LF2407。
6、系统硬件电路图设计
6.1、数据采集、处理模块
数据采集模块包括信号调理模块和A/D转换模块。
其中，信号调理模块又包括电流调理模块及电压调理模块。
其功能是对输入的电信号（电压、电流）的幅值进行调整并进行初步的硬件滤波处理，使之成为A/D芯片（ADS8364）可以处理的信号。
这部分电路还将高压部分与系统隔离，起到了保护作用。
数据采集模块电压，电流调理部分如图6.1所示。
图6.1电压、电流调理电路
本系统采用的是单端输入ADS8364的参考输入电压为自身的参考输出，-IN端输入的共模电压为ADS8364输出的参考电压。
由于ADS8364的参考输出为+2.5V，根据单端输入峰—峰值的计算公式CV+Vref、CV-Vref（CV=5V，Vref=2.5V）可得输入电压的范围为+2.5V~-2.5V。
为了保证在正负极之间不会产生失调误差，必须要使正负极的电抗相匹配，本系统在正负极之间加入一个小电容（20pF）来使之匹配。
6.2、数据转换模块
A/D转换模块采用的是TI公司的ADS8364。
ADS8364是一种高速、低功耗、6通道同步采样、16位模数转换器，主要应用于电机控制和多轴定位系统等方面。
其共模抑制在50kHz时为80dB，因此，特别适用于噪声比较大的环境。
ADS8364同TMS320LF2407的接口电路如图6.2与图6.3所示。
ADS8364的3根地址线（A2、A1、A0）的接线方式使得（A2、A1、A0）=110，这便使得对A/D结果的读取方式为顺序循环方式。
图6.2ADS8364接口电路图
图6.3TMS320LF2407接口电路图
该模式下数据的读取顺序为：
在对ADS8364复位后读取的第一个数据位通道A0的转换结果，第二次读取的数据A1通道的转换结果，接下来顺序读取的结果为B0、B1、C0、C1、A0、A1...由于ADS8364的片选线CS是同LF2407的I/O空间选择线IS相连，因此对A/D转换结果的读取只需要保证其地址不会同其它占用I/O空间地址的外设的地址冲突即可。
ADS8364的3个保持信号（HOLDA，HOLDB，HOLDC）同时同TMS320LF2407的PWM1相连，PWM1输出的脉冲频率为采样频率，因此每次同时启动6个通道的A/D转换。
HOLDX是有源低电平取样触发器。
当3条HOLD线均为低电平时6个模拟输入同时被采样，并在下一个时钟的上升沿转换过程开始，然后在20时钟周期后转换过程结束。
当转换结束后，EOC引脚保持1/2时钟周期的低电平，因此将EOC引脚同TMS320LF2407的外部中断输入引脚相连，由此来触发中断以实时读取6个通道的A/D转换结果。
6.3、电源电路设计
电源电路为整个系统的所有芯片提供电源管理。
电源电路不仅要满足各个功能模块所使用芯片的电平要求，还应当有足够的功率驱动该系统上所有的芯片组。
本系统采用多电源控制系统。
其中5V电源供电GAL、MAX232等COMS型功能辅助芯片。
由于LF2407芯片的供电电压只能是3.3V，所以设计时，还需要将5V电源变换为3.3V给CPU供电，因此使用了TPS7333元件作为5V/3.3V的转换芯片。
电源的功率要求是：
5V、750mA。
如果需要扩展其他模块，则要求更高电流的电源。
图6.4是芯片TPS7333的电路连接。
另外，为满足数据预处理部分中运算放大器双电源的供电要求，需要提供-5V电源。
而液晶模块因为选用的是具负压显示功能液晶，需提供-10V的显示驱动电压。
因此该电路板采用的是四路供电电源模块，整个电源模块用多路开关与主电路隔离。
为了提高系统的稳定性和抗干扰性，一般在信号地和电源地之间使用磁珠，电源输出点也通常使用磁珠。
图6.4电源电路
6.4、TMS320LF2407存储器扩展接口设计
1.硬件接口设计
TMS320LF2407的外部扩展存储空间包括32K字的静态程序RAM存储空间和32K字的静态数据RAM存储空间，总共提供了64K字的片外静态RAM。
内部存储空间的优先级比外部存储空间的高。
在外部存储器扩展时，考虑到了等待状态对外部存储器的影响，片外存储空间的等待状态是由等待状态产生寄存器产生的。
为了获得零等待片外存储器的数据位，必须对WSGR编程。
应用板上电过程需要7个等待状态，它不能通过等待（READY）信号为外部程序和数据存储器访问产生等待状态，必须通过编程来实现。
外部存储器的接口译码由一片GAL22V10来实现。
GAL22V10是一个通用阵列逻辑（GAL）元件，采用了EECMOS工艺使得该器件的编程非常方便。
GAL22V10的内部结构是由8个输入缓冲器、8个输出反馈/输入缓冲器、8个输出三态缓冲器，9个输出逻辑宏单元、与门阵列以及时钟和输出选通信号等组成。
可编程逻辑器件GAL22V10的连接结构图如图4.7所示。
LF2407应用板的外部存储器选用了CYPRESS公司的CY7C1021CV，该芯片是64K字*16位宽的存储器。
外部存储器的扩展接口如图6.5所示。
图6.5GAL22V10的连接结构图
由于程序存储区和数据存储区要分开，而只有单片外部存储器芯片。
所以，程序存储器与数据存储器各占32K空间。
图4.8就是程序存储区和数据存储区分开的接法。
即采用数据空间选通引脚DS接外部RAM的A15地址线来实现。
因此数据区为前32K字，程序区为RAM的后32K字。
但是对于DSP本身而言，映射的程序存储区和数据存储区的地址均为0000h~FFFFh。
这是因为在外部存储器的空间与内部映射的存储空间是两个概念，前者是指外部存储器硬件的空间，而后者指的是DSP可以寻址的空间，而对于DSP来说，程序区和数据区的寻址空间是独立的。
2.存储器设置
通过图6.6的硬件接口设计，DSP可以访问的程序存储空间为32K字。
程序存储空间的配置有两种，一种64K字存储空间全部位于外部存储器；另一种是内部FLASH存储空间使能，其存储范围为0x0000~0x7FFFh，而可用的外部存储器空间为0x8000h~0xFFFFh。
这主要通过对微处理器/微控制器方式选择引脚（MP/MC）的电平高低来处理。
一般在硬件上实现，即在MP/MC引脚上接一个跳线接口，就可以实现硬件选择该引脚的工作模式，当MP/MC=1时，所有内部FLASH存储空间被禁止；当MP/MC=0时，所有内部FLASH存储空间被使能。
TMS320LF2407应用板的实际程序与数据存储硬件空间资源如表4.1所示。
表6.1TMS320LF2407应用板的程序存储空间资源
程序/数据空间
程序/数据空间
MP/MC=1微处理器模式
MP/MC=0微控制器模式
0000
外部DRAM
0000
中断，片内FLASH/外部DRAM
003F
外部DRAM
003F
0040
外部DRAM
0040
片内FLASH/外部DRAM
7FFF
7FFF
8000
中断，外部PRAM
8000
PON=1，片内SARAM
87FF
外部PRAM
87FF
PON=0，外部SARAM
8800
外部PRAM
8800
外部RAM
FDFF
FDFF
FE00
CNF=1,片内DARAM
FE00
CNF=1,片内DARAM
FEFF
CNF=0,外部DARAM
FEFF
CNF=0,外部DARAM
FF00
CNF=1,片内DARAM
FF00
CNF=1,片内DARAM
FFFF
CNF=0,外部DARAM
FFFF
CNF=0,外部DARAM
图6.6存储器的连接图
6.5、异步串行接口硬件设计
本设计中，TMS320LF2407与PC机通过串行口进行通信，PC机从串行口向DSP按照一定的数据格式发送命令帧，TMS320LF2407接收到命令帧后按要求回复相应的数据帧。
TMS320LF2407器件包括串行通信接口SCI模块。
该SCI模块带有与RS232标准一致的异步串口（DART），使得TMS320LF2407可以方便地与其它使用标准格式的异步外设之间进行数据通信。
MAX232为电平转换器,简单易用,MAX232具有一个专有的低压降发送器输出级，在其以双电荷泵3.0V～5.5V供电时，可获得真正的RS232性能。
该器件只需4个0.1uF小型外接电容，可在维持RS232输出电平的情况下确保运行于120kb/s数据率，因此十分适合高速串行数据通信的场合。
串行接口电路如图6.7所示。
图6.7异步串行接口芯片连接
6.6、人机接口技术
键盘与显示是仪表与用户进行直接对话的地方，它们的性能直接影响到用户的使用。
键盘和LCD都直接由DSP控制。
液晶显示要求汉字和图形，例如谐波分析的柱形图。
设计液晶与DSP的接口如图6.8所示。
（1）指令积存器（IR）
（2）数据寄存器（DR）
（3）忙标志：
BF
（4）显示控制触发器DFF
（5）XY地址计数器
（6）显示数据RAM（DDRAM）
（7）Z地址计数器
图6.8LCD与DSP接口图
7、系统的软件设计流程
数据采集模块软件从功能上可分为两大部分，一是与硬件有密切关系的驱动程序，包括DSP内置外围电路的驱动以及外部电路的驱动，这些驱动程序主要完成对硬件的底层操作。
二是与硬件无关的应用程序，包括应用层的页面显示程序、电能质量分析的算法程序。
页面显示程序可以在应用层完成页面与键盘的操作，算法程序主要完成快速傅立叶变换（FFT）算法。
通信中转模块软件与数据采集模块相似，也可分为驱动程序与应用程序，不同在于通信中转没有算法程序，取而代之的是RS232串行通信程序。
初始化模块主要完成系统内核、外围硬件及应用程序的初始化，也就是初始化包括硬件与软件两方面。
硬件初始化一般从CPU开始按由内到外的循环进行，先是DSP内核初始化，然后是DSP内置外围电路初始化，最后是外部电路初始化。
软件初始化一般包括应用程序的数组和参数初始化。
数据处理模块主要完成对采样下来经过数字化处理后的数据进行处理，以完成该系统的功能。
中断处理模块主要负责突发性占用CPU资源的并要求及时处理的操作，如典型的定时器中断和串口通信中断。
捕获口CAP中断用来测量电压周期，键盘中断用来确定按键的标号。
7.1、主程序流程图
系统软件为汇编语言编程，程序主要包括：
系统初始化、开中断、硬件自检、模拟量采集、数据处理、运算结果处理等子程序。
初始化程序主要完成数据存储空间的检测和初始化、通讯方式的设置、液晶显示方式设置、事件管理器工作方式设置（设置定时器）、中断设置（中断寄存器和中断优先级设置）、启动硬件看门狗、禁止开关动作等。
模拟量采集程序主要是对电网电压、电流进行采集，并完成模拟量到数字量转化的过程。
数据处理程序主要根据采样得到的数据，应用FFT算法对电网谐波进行计算。
主程序流程图如图7.1所示。
图7.1主程序流程图
7.2、DSP数据采集模块程序流程图
ADS8364是高速、低功耗，六通道同步采样16位模数转换器。
ADS8364采用+5V工作电压，并带有80dB共模抑制的全差分输入通道以及六个4μs连续近似的模数转换器、六个差分采样放大器。
另外，在REFIN和REFOUT引脚内部还带有+2.5V参考电压以及高速并行接口。
ADS8364的六个模拟输入分为三组（A，B和C），每个输入端都有一个ADCs保持信号以用来保证几个通道能同时进行采样和转换。
ADS8364的差分输入可在-VREF到+VREF之间变化。
ADS8364模数转换器中的六个16位ADCs可以成对的同步工作。
三个保持信号（HOLDA，HOLDB，HOLDC）可以启动指定通道的转换。
当三个保持信号同时被选通时，其转换结果将保存在六个寄存器中。
对于每一个读操作ADS8364均输出十六位数据，地址/模式信号（A0，A1，A2）可以选择如何从ADS8364读取数据，也可以选择单通道、单周期或FIFO模式。
在ADS8364的HOLDX保持至少20ns的低电平时，转换开始。
这个低电平可使各个通道的采样保持放大器同时处于保持状态从而使每个通道同时开始转换。
当转换结果被存入输出寄存器后,引脚EOC的输出将保持半个时钟周期的高电平。
另外，通过置RD和CS为高电平可使数据读出到并行输出总线。
ADS8364的时钟信号由TMS320LF2407的定时器的周期PWM输出信号T4PWM提供，频率为4MHz。
在DSP复位时，A/D芯片也复位。
A/D转换结束信号接到DSP的外部中断引脚XINT2，因此对A/D转换结果的读取可采用中断和查询两种方式，视编程和工程应用的具体要求而定。
由于ADS8364的转换速度很快，在启动A/D转换之后，只需等待5μs即可读取转换结果，因此采用等待方式，等待时间大于5μs即读数据。
DSP数据采集程序流程图如图7.2所示。
图7.2DSP数据采集程序流程图
7.3、FFT算法的程序流程图
根据FFT算法的特点，处理器要在一个指令周期内完成乘和累加的工作，因为复数运算要多次查表相乘才能实现。
其二就是间接寻址，可以实现增／减1个变址量，方便各种查表方法。
再次，FFT变换的输入序列x（n）是按所谓的码位倒序排列的，处理器要有反序间接寻址的能力。
DSP控制器专门设计了特有的反序间接寻址，并能在一个指令周期内完成乘和累加的运算。
因此，对数字信号的分析处理，DSP比其它的处理器有绝对的优势。
本文采用TI公司C2000系列TMS320LF2407芯片来实现FFT算法。
TMS320LF2407定点DSP是一款专为工业控制、电机控制和数字信号处理等用途而设计的DSP，具备单周期乘加指令，具有FFT反序间接寻址功能，最高运行速度为40MIPS。
为了充分利用DSP芯片特有的反序间接寻址等功能，FFT算法程序采用汇编语言编写，主程序采用C语言，因此程序具有良好的兼容性和可扩展性。
FFT算法的程序流程图如图7.3所示。
图7.3FFT算法的程序流程图
8、串口通信的实现
TMS320LF2407串行通信的软件设计可以采用查询和中断两种不同的模式，其中查询方式是查询到相应的标志位成立时，就执行相应的动作。
这种工作方式要在串行口和接口电路之间交换数据、状态和控制三种信息，它使DSP陷于等待和反复查询，其DSP的利用率受到严重影响。
本系统采用中断模式。
在中断方式下，DSP启动串口后就不再询问它的状态，依然执行自己的程序，实现DSP与串行口的并行工作。
当串行口产生中断时，先向DSP申请中断，DSP响应中断后就暂时中断自己的程序，执行相应的串口中断服务程序，执行完后又返回主程序，它能使信息得到及时处理。
RS232串行通信网络结构为点对点结构，工作模式为主从模式，PC机Master，通信中转模块为Slaver。
PC机与通信中转模块RS232通信过程如下：
PC机向通信中转模块发送命令（包括数据召唤、子站登记、开关远程控制帧、系统校时），通信中转模块在中断服务程序里接收命令标志，根据该标志在主程序里发送相应的数据。
通信中转模块向PC机发送的数据帧包括数据召唤帧（147字节）、子站登记帧（201字节）、开关远程控制帧（8字节）、系统校时回复帧（8字节）、SOE帧。
下面的程序是DSP与上位机的通信程序，采用中断接收数据并设置软件发送标志。
DSP的时钟频率为20MHz，串行通讯的波特率为9600，8位数据、1位停止位、不设奇偶校验。
voidSciSent（）
{
if（k>M）return；
*SCITXBUF=ADRESULTANN[k++]；
*SCICTL2=0xC3；
*IMR=*IMR|0x0010；
*IFR=*IFR|0x0010；
asm（"clrcINTM"）；
return；
}
voidSciRec（）
{
staticintanntimes=0；
receive[anntimes++]=*SCIRXBUF；
if（anntimes>（M-1））anntimes=0；
*SCICTL2=0xC2；
*IMR=*IMR|0x0010；
*IFR=*IFR|0x0010；
asm（"clrcINTM"）；
}
interr
升级会员 