pcb电磁兼容论文.docx

上传人:b****7 文档编号:11211532 上传时间:2023-02-25 格式:DOCX 页数:12 大小:908.74KB
下载 相关 举报
pcb电磁兼容论文.docx_第1页
第1页 / 共12页
pcb电磁兼容论文.docx_第2页
第2页 / 共12页
pcb电磁兼容论文.docx_第3页
第3页 / 共12页
pcb电磁兼容论文.docx_第4页
第4页 / 共12页
pcb电磁兼容论文.docx_第5页
第5页 / 共12页
点击查看更多>>
下载资源
资源描述

pcb电磁兼容论文.docx

《pcb电磁兼容论文.docx》由会员分享,可在线阅读,更多相关《pcb电磁兼容论文.docx(12页珍藏版)》请在冰豆网上搜索。

pcb电磁兼容论文.docx

pcb电磁兼容论文

 

PCB电磁兼容课程论文

—传输线间串扰

 

所在院系:

电子与通信工程系

 

引言

随着电子产品功能的日益复杂和性能的提高,印刷电路板的密度和其相关器件的频率都不断攀升,保持并提高系统的速度与性能成为设计者面前的一个重要课题。

信号频率变高,边沿变陡,印刷电路板的尺寸变小,布线密度加大等都使得串扰在高速PCB中的影响显著增加。

串扰问题是客观存在,但超过一定的界限可能引起电路的误触发,导致系统无法正常工作。

设计者必须了解串扰产生的机理,并且在设计中应用恰当的方法,使串扰产生的负面影响最小化。

在低频情况下,由互连线引起的寄生效应对电路性能的影响很小,但是在高速情况下,信号具有较高的有效带宽,互连线对通过其中的高速信号会产生反射、振铃,对周围的信号走线产生串扰与祸合等,引起一系列信号完整性问题(sI),从而影响到整个系统的性能。

而含有通孔不连续结构的互连线在高速电路中将会带来更严重的信号完整性问题与电磁干扰(EMI)。

因此,对其进行准确、快速、有效的电磁建模与仿真将变得极为重要。

 

一.高频数字信号串扰的产生

1.串扰是指当信号在传输线上传播时,相邻信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号,即能量由一条线耦合到另一条线上。

2.被干扰网络靠近干扰源网络的驱动端的串扰称为近端串扰(也称后向串扰),而靠近干扰源网络接收端方向的串扰称为远端串扰(也称前向串扰)。

串扰主要源自两相邻导体之间所形成的互感Lm和互容Cm。

3.感性耦合和互容是产生串扰的两种机制。

通常,容性串扰和感性串扰是同时发生的。

二.串扰的变化趋势

互感与互容的大小影响着串扰的大小,从而等价地改变传输线特征阻抗与传播速度。

同样,传输线的几何形状在很大程度上影响着互感与互容的变化,因此传输线本身的特征阻抗对这些参数也有影响。

在同一介质中,相对低阻抗的传输线与参考平面(地平面)间的耦合更加强烈,相对地与邻近传输线的耦合就会弱一些,因而低阻抗传输线对串扰引起的阻抗变化更小一些。

三.串扰导致的几种影响

在高速、高密度的PCB设计中一般提供一个完整的接地平面,从而使每条信号线基本上只和它最近的信号线相互影响,来自其它较远信号线的交叉耦合是可以忽略的。

尽管如此,在模拟系统中,大功率信号穿过低电平输入信号或当信号电压较高的元件(如TTL)与信号电压较低的元件(如ECL)接近时,都需要非常高的抗串扰能力。

在PCB设计中,如果不正确处理,串扰对高速PCB的信号完整性主要有以下两种典型的影响:

1.串扰引起的误触发

信号串扰是高速设计所面临的信号完整性问题中一个重要内容,由串扰引起的数字电路功能错误是最常见的一种。

由串扰脉冲引起的相邻网络错误逻辑的传输,干扰源网络上传输的信号通过耦合电容,在被干扰网络和接收端引起一个噪声脉冲,结果导致一个不希望的脉冲发送到接受端。

如果这个脉冲强度超过了接收端的触发值,就会产生无法控制的触发脉冲,引起下一级网络的逻辑功能混乱。

2.串扰引起的时序延时

PCB设计中,由于干扰源网络的不确定性,由串扰引起的这种延时是无法控制的,因而对这种串扰引起的延时必须要加以抑制。

四.串扰最小化

串扰在高速高密度的PCB设计中普遍存在,串扰对系统的影响一般都是负面的。

为减少串扰,最基本的就是让干扰源网络与被干扰网络之间的耦合越小越好。

在高密度复杂PCB设计中完全避免串扰是不可能的,但在系统设计中设计者应该在考虑不影响系统其它性能的情况下,选择适当的方法来力求串扰的最小化。

五.如何解决串扰问题

1.在布线条件允许的条件下,尽可能拉大传输线间的距离;或者尽可能地减少相邻传输线间的平行长度(累积平行长度),最好是在不同层间走线。

2.相邻两层的信号层(无平面层隔离)走线方向应该垂直,尽量避免平行走线以减少层间的串扰。

3.在确保信号时序的情况下,尽可能选择转换速度低的器件,使电场与磁场的变化速率变慢,从而降低串扰。

4.在设计层叠时,在满足特征阻抗的条件下,应使布线层与参考平面(电源或地平面)间的介质层尽可能薄,因而加大了传输线与参考平面间的耦合度,减少相邻传输线的耦合。

5.由于表层只有一个参考平面,表层布线的电场耦合比中间层的要强,因而对串扰较敏感的信号线尽量布在内层。

6.通过端接,使传输线的远端和近端终端阻抗与传输线匹配,可大大减小串扰的幅度。

参考文献:

高速电路信号完整性

西安科技大学Ansoft培训材料

高速PCB设计中的串扰测量与控制

ADS软件程序应用与仿真教程

 

串扰的结构模型:

串扰的等效电路图模型

 

六.操作过程:

一.打开AnsoftHfss画出PCB板图形建模

1.首先画出选坐标画出接地板

2.紧接接地板画出介质基片fr4,厚度

 

3.在介质基片fr4上画出两条微带线

4.在两条微带线画出四个端口

5.画出整个分析空间,将PCB板完全包围,内部填充空气

6.建立setup,设定起始频率,终止频率,然后点击analyze.all进行仿真分析

7.分析产生S参数结果如下:

 

8.显示结果:

1端口和其他端口之间的影响

由图可知,一端口传到3的能量是最多的,然后是本身,再次是2端口和4端口。

二.相应值求解结果:

ADS的使用

三.ADS的使用

1.打开ads2011.10,新建一个工作空间file/new/workspace

2.新建画图页面

 

3.开始画等效电路图.

4.采用s参数分析,需要添加s参数仿真器件

观察仿真结果

 

结果分析:

1.HFSS中通过建立PCB板实际等效模型,得到各个端口相互影响的波形,以及通过ADS建立等效电路得到的波形,两者相比具有很好的相似性,这就说明了通过物理建模和电路仿真可以达到预测实际电路中PCB板间两根线间的串扰问题。

 

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 职业教育 > 职高对口

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1