CMOS课程设计.docx
《CMOS课程设计.docx》由会员分享，可在线阅读，更多相关《CMOS课程设计.docx（11页珍藏版）》请在冰豆网上搜索。
CMOS课程设计
长安大学
《IC课程设计》报告
全差分CMOS运算放大器
姓名：
畅通
学号：
11
班级：
32050702
专业：
电子科学与技术
同组：
张翔孙文正
目录
1设计目标-1-
2背景知识-1-
3设计过程-2-
3.1电路设计-2-
3.2电路参数-2-
3.3手工推导-5-
4电路仿真-6-
4.1仿真电路-6-
4.2仿真网表-7-
4.3仿真波形-7-
5讨论-8-
6体会-8-
参考文献-9-
一．设计指标
1.设计一带宽为500MHz的全差分CMOS运算放大器。
设计指标如下：
2.工作电源电压：
3.3V
3.开环增益：
≥65dB
4.单位增益带宽:
≥500MHz
5.相位裕量：
≥50degree
6.差分压摆率:
≥200V/μs
7.负载电容:
=2pF
8.差分输出摆幅:
≥±2V
9.谐波失真：
≤0.1%
10.静态功耗：
尽可能小
二．背景知识
本学期的课程设计是主要围绕CMOS展开，而CMOS运放是一个重点，其中一个题目要求设计并讨论一种CMOS全差分运算放大器。
设计中采用了折叠共源共栅结构，连续时间共模反馈以及独特的偏置电路，以期达到高速及良好的稳定性，仿真结果表明，在3.3V的单电源电压下，运算放大器的直流开环增益大于65dB单位增益带宽大于500MHz。
在模拟集成电路中,运算放大器是最典型的电路之一所以设计低电压低功耗的运算放大器是非常必要的。
运算放大器作为模拟系统和混合信号系统中的一个重要电路单元，广泛应用于数/模与模/数转换器、有源滤波器、波形发生器和视频放大器等各种电路中。
伴随着每一代CMOS工艺的发展，电源电压和晶体管沟道长度的持续减小，不断为运算放大器的设计提出了复杂的课题。
在A/D转换器中，运算放大器是最关键的部件。
比如，有限增益、带宽和有限压摆率等运算放大器的非理想特性都会造成积分器中的电荷转移不完全，从而引起A/D转换器的非线性。
与单端输出的运算放大器相比，全差分运算放大器能提供更大的输出电压摆幅，并具有不易受共模噪声影响、更高的线性度、减少偶次谐波干扰以及偏置电路更简单等优点。
三．设计过程
1电路设计
运算放大器是数据采样电路中的关键部分，如流水线模数转换器等。
在此类设计中，速度和精度是两个重要因素，而这两方面的因素都是由运放的各种性能来决定的。
本设计的带共模反馈的两级高增益运算放大器结构分两级，第一级为套筒式运算放大器，用以达到高增益的目的；第二级采用共源级电路结构，以增大输出摆幅。
另外还引入了共模反馈以提高共模抑制比。
该方案不仅从理论上可满足高增益、高共模抑制比的要求，而且通过了软件仿真验证。
通常所用的运算放大器的结构基本有三种，即简单两级运放、折叠共源共栅和套筒式共源共栅。
其中两级结构有大的输出摆幅，但是频率特性比较差，一般用米勒补偿，可使得相位裕度变小，因而电路的稳定性会变差；套筒式的共源共栅结构，虽然频率特性较好，又因为它只有两条主支路，所以功耗比较小。
但是这些都是以减小输入范围和输出摆幅为代价的。
因此，为了缓解套筒式结构对输入电压范围的限制，本文提出了折叠式运算放大器结构的思路。
折叠式结构比套筒式结构有更大的输入共模电平范围，但却以减小增益和带宽，增大噪声和功耗为代价的。
考虑到折叠共源共栅输入级结构的功耗比较大，因此，我们选择共源共栅结构作为输入级，最后选择了如图1所示的全差分结构的两级运放结构。
2电路参数
运算放大电路对环境噪声具有更强的抑制能力。
而套筒式结构则具有高增益、低功耗
以及频率特性好等特点。
因此，第一级放大结构（即M0～M8）采用套筒式全差分放大器结构作为输入级。
第二级（即M9～M11）为共源结构，以改善套筒式结构输出摆幅小的缺点，同时相应提高运算放大器的开环增益。
但是，随着级数的增加，必然会增加电路的零极点，这对系统稳定性的要求更高。
因此，必须引入补偿电容C3来补偿额外的极点，使电路的相位裕度能满足要求，并使性能稳定。
另外，图1中的VB1用于提供尾电流镜偏置，VB2和VB3分别用于为PMOS和NMOS提供静态直流偏置，这三个偏置电压均提供有偏置电路。
对该运算放大器进行小信号分析，可以计算出第一级套筒式全差分结构的放大倍数AV1，公式为：
AV1≈g2[（gm4r2r4）·（gm6r6r8）]其中，gm2、gm4、gm6分别表示M2、M4、M6的跨导，r2、r4、r6、r8分别表示M2、M4、M6、M8管的输出电阻。
第二级共源级放大结构的单端放大倍AV2可用下式计算：
AV2=-gM10r10其中，gM10、r10分别表示M10管的跨导和输出电阻。
因此，整个米勒补偿型运算放大器的开环增益AV可以用第一级和第二级的放大倍数之积来表示：
AV=AV1AV2
共模反馈电路由于本设计采用的是全差分结构，所以，为了通过稳定直流来稳定输出共模电压，保证输出级工作于线性区，通常需要一个共模反馈（CMFB）电路。
共模反馈电路一般有两种类型。
一种为连续时间式，另一种为开关电容式。
本设计采用的是开关电容式结构，图2所示是开关电容式共模反馈电路。
其中S1～S6为开关，C1～C4是共模反馈电容，Vout+和Vout-是运放的输出电压.
图2开关电容共模反馈电路图
φ1和φ2是两相不交叠的时钟信号。
VCM是理想共模输出电压，Vb1是理想的共模偏置电压，Vb2是实际的共模偏置电压即，运放中电流源的控制电压。
实际中，S1～S6的开关都是由NMOS管实现的。
偏置电路主要用于提供折叠共源共栅放大器及共模反馈的偏置电压。
本文采用如图3所示的宽摆幅电流源偏置电路结构。
在共源共栅输入级中，通常需要三个电压偏置。
为了使输入级的动态范围大一些，图中的宽摆幅电流源用来产生所需要的三个偏置电压。
根据宽摆幅电流源的设计要求，设计时必须满足以下关
3手工推导
四电路仿真
1仿真电路
2仿真网表
首先我们在输入端为3.3V共模电压的情况下，进行直流工作点分析，对某些MOS管进行修改和调整，手工计算和SPICE仿真的管子尺寸如下表
3仿真波形
五讨论
要求指标
实际指标
工作电源电压：
3.3V
3.3V
开环增益：
≥65dB
86.9dB
单位增益带宽:
≥500MHz
507MHz
相位裕量：
≥50degree
81.6degree
差分压摆率:
≥200V/μs
202V/μs
负载电容:
=2pF
=2pF
差分输出摆幅:
≥±2V
±4.6V
谐波失真：
≤0.1%
0.08%
静态功耗：
尽可能小
5mw
六体会
这次课设最终的收获还是关于软件的熟悉和CMOS相关知识的巩固，很难为情，这个学期因为出国申请的缘故没好好上课，基础知识很不扎实，还好有这次课程设计的机会，温故而知新，有很大收获，还请老师原谅……
在本次课程中我们选择了设计CMOS放大器，在查找了大量资料后选择了共源共栅结构。
这种结构虽然没有最终满足设计指标，但是其仿真效果比较好，适合本次题目要求而且简单易实行。
其实在本次课设之前，我们对Hspice也有所了解，但不太熟悉。
但通过本次课设使得我们充分认识到了电路知识的重要性，它是电路的基础和基石。
在分析并实现电路的过程中，每种应用的电路知识得到了充分的理解。
不仅如此，Hspcie电路仿真软件得到熟练的应用。
此外是我对本次课设的建议，课设是对学生本科程的学习状况的考察，是对知识的实践。
我们在课设中得不到及时的辅导，以至于课设的进程很慢。
不仅如此，课设中放映出学生基础知识的薄弱。
以后应该注重基础知识的学习，这样就不会遇到动手实践时遇到对基础知识模糊不清的问题。
在次对张老师平时的辛勤授课表示敬意和感谢！
参考文献
1.CMOS模拟集成电路设计，北京电子下业出版社，2005
2.朱小珍，朱樟明，柴常眷一种高速CMOS个差分运算放大器：
半导体技术，2006,（4）:
3.（美）ChristopherSaint/JudySaint著，周瑞德，金申美译.《集成电路掩模设计-基础版图技术》.第一版.北京：
清华大学出版社，2006
4.Google，Wikipedia，长安大学电子图书馆
升级会员 