多功能数字钟论文信息邹柯.docx

多功能数字钟论文信息邹柯.docx

《多功能数字钟论文信息邹柯.docx》由会员分享，可在线阅读，更多相关《多功能数字钟论文信息邹柯.docx（39页珍藏版）》请在冰豆网上搜索。

多功能数字钟论文信息邹柯

中国矿业大学徐海学院

电子技术综合设计

姓名：

邹柯学号：

********

专业：

信息工程　　　

题目：

多功能数字钟

专题：

电子技术综合设计

设计地点：

电工电子实验室

设计日期：

2012年9月18日至9月27日

成绩：

指导教师：

年月

电子技术综合设计任务书

学生姓名邹柯专业年级信息工程学号********

设计日期：

2012年9月18日至2012年9月27日

设计专题：

电子技术综合设计

设计题目：

多功能数字钟

设计内容和要求：

1.主要内容：

①用CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0

的计数电路

②用CC4511七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻）

③用555设计CP脉冲源（f=1KH）

④具有系统校准功能

2.整体电路原理图

60秒、60分、24小时----计数、译码、显示电路

3.EWB仿真图

60秒、60分、24小时----计数、译码、显示电路

4.设计原理图

用PROTEL99设计原理图

5.设计PCB版图

用PROTEL99设计PCB板图

6.功能扩展要求

设计：

①定点报时功能②12小时归1计数电路

指导教师签字：

年月

摘要

数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,广泛用于家庭、车站、办公室等公共场所。

本论文通过对“模拟电子技术”和“数字电子技术”知识的综合应用，利用74LS4518计数器设计出60和24进制的计数功能电路，然后利用74LS4511译码器、数码管等进行显示。

首先将设计的原理图进行EWB仿真；然后利用Altium软件设计出PCB电路板，最后自己动手焊接实物，完成制作。

并通过用555构成多谐振荡器实现（F=1HZ）秒脉冲信号发生器,使其具有定点报时功能及校准功能，同时利用了D触发器和与门的结合解决了初始状态下高位不是0的情况。

关键词：

译码显示、清零、校准、定时、计数器

第1章数字钟的基本组成及工作原理

1.1数字钟原理框图

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。

通常使用石英晶体振荡器电路构成数字钟。

如下图所示为数字钟的一般构成框图。

图1数字钟构成框图

1.2数字钟的工作原理

本系统由秒脉冲发生器、计数器、显示器、校时电路组成。

由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位构成计时系统，再将信号送到显示器；计数出现误差可用校准时电路进行校时、校分。

第2章数字钟的设计与制作

2.1秒、分、小时计数电路

秒计数器电路与分计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。

如附录2所示，采用两片cc4518串联起来构成的秒、分计数器。

2.1.1CC4518双BCD同步加法计数器

2.1.1.1CC4518芯片介绍

2.1.1.2CC4518工作原理

CC4518为异步清零工作方式，所以在60清零，59显示。

左边为十位计数，右边为个位计数，当个位计数器计到9下个脉冲来时，1001变为0000，Q4由0变1，产生下降沿使个位清零并向十位进1，当十位计到6时，既0110，Q3Q2为11，Q3Q2相与后为1接清零端让十位个位同时清零，循环置数。

如图EWB仿真所示，各管脚接到相应的译码显示管脚就可以正常显示。

同理，对于24进制的接法，只需将清零信号改为十位的2（即0010）的Q1与上个位的4（即0100）的Q2用来产生清零信号实现24进制（显示到23）。

而个位向十位提供下降沿工作脉冲方式同60进制。

综合起来，我们只需将秒计数位置的59（01011001）的1相与产生高位脉冲，当60清零原相与位相与结果为0。

由此产生1变0，提供分计数个位的工作脉冲（即下降沿脉冲）。

而时计数所需的工作脉冲只需由分计数的十位为6清零时提供的下降沿脉冲即可。

6为（0110），Q2Q1相与为1，提供高位脉冲，清零后相与结果为0，即提供了1变0的下降沿工作脉冲。

由于芯片内部工作问题，此种设计仅实现了一般的24-60-60计时电路。

但初态为11的问题仍旧是个缺陷，后续我们晶闸管的引入为我们的电路设计提供了解决初态为11的缺陷。

使电路成功实现了初始状态为零态的时钟电路！

2.1.260秒（分）电路设计

图260进制计数电路

工作原理：

根据CC4518的芯片功能，当CLK端接低电平时EN端为下降沿加计数。

个位向十位的进位脉冲，利用Q3的下降沿，接EN端。

每当个位计满9后就使高片计1从而完成计数，当十位计数到0110，即Q1、Q2接与门再对十位进行清零即可完成60进制。

2.1.324小时电路设计

图324进制计数电路

工作原理：

24进制计数电路工作原理是利用CLK端接低电平时EN端为下降沿加计数。

个位向十位的进位脉冲，利用Q3的下降沿，接EN端。

每当个位计满1001B后就使高片计1完成计数，此时的清零工作分别要牵扯到十位和个位（00100100）利用个位的Q2和十位的Q1经过一个与门同时对两片CC4518芯片同时清零即可完成24进制的计数。

2.2译码和显示电路

CC4511实现译码，LG5011AH共阴数码管实现显示电路。

2.2.1CC45117段锁存/译码/驱动器

2.2.1.1CC4511芯片管脚图

图3CC4511管脚图

2.2.1.2CC4511芯片功能介绍

表3CC4511功能表

①灯测试功能：

LT可检查七段显示器各字段是否能正常发光。

当LT=0时，不论Q0－Q3状态如何，七段全部显示，以检查各字段的好坏；

②消隐功能：

当BI=0时，输出a－b都为低电平，各字段熄灭；

③数码显示：

当BI=1、LT=1、、LE=0，译码器工作，当Ｑ3Ｑ2Ｑ1Ｑ0端输入8421BC时，译码器对应的输出端输出高电平1，数码显示相应的数字；

④锁　存：

在LE从“0”转换到“1”时，输出显示由输入的BCD码决定。

2.2.2LC5011共阴数码管

2.2.2.1LC5011共阴数码管介绍

数码管内部已将3端、8端连接在一起，所以使用时，3端接地，8端悬空。

2.2.2.2LC5011共阴数码管参数计算

限流电阻计算：

数码管的工作电压为

（手册数据），工作电流为I（手册数据），译码器输出的高电平

，则限流电阻上的电压应该为

，限流电阻阻值:

2.2.3译码、显示电路

图6译码、显示电路

工作原理：

两片CC4511用于进行译码，分别代表所记录数据的个位和十位。

当从4511的A、B、C、D四个输入端口输入一个二进制数据后会从输出口输出相应的十进制数据。

在对十进制数进行显示时只需把输出端与相应数码管的输入端连接好，即可进行显示。

2.2.460进制计数、译码、显示电路

图760进制计数、译码、显示电路图

2.2.524进制计数、译码、显示电路

图824进制计数、译码、显示电路图

2.3秒脉冲发生器

  方案一：

可选用晶振的频率为32768Hz的脉冲经过整形、分步获得1Hz的秒脉冲。

2.3.1CD4060介绍

图9CD4060管脚图

表4CD4060的功能表

通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。

如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出。

图10秒脉冲发生器电路图

该电路主要核心元件是CD4060。

CD4060是14级二进制计数器/分频器。

它与外接电阻、电容、石英晶体共同组成振荡器。

石英晶体产生215=32768Hz的脉冲信号，经CD4060进行14级二分频后，获得2Hz的脉冲信号，再经过一级D触发器（74LS74）二分频后，输出获得1Hz的时基秒脉冲。

秒脉冲发生器：

2.3.2秒脉冲发生器的工作原理

它由比较器1和比较器2非门G1G2组成的SR锁存器和放电三极管Q1组成。

比较器1的反相端是阈值输入端；若是同相端不外接控制信号，则是电阻分压得到的参考电压三分之二Vcc。

比较器2的同相端是触发端；反相端是电阻分压得到的参考电压三分之一Vcc。

当放电晶体管导通时，放电端于地相连。

在复位端加低电平信号，锁存器复位，可以使输出Vo低电平。

正常工作时，复位端应该加高电平。

控制端所加电压可以改变比较器1同相端，比较器2反向端的电压值，因此也就改变了比较器1反相端的阈值电压和比较器2同相端触发电压。

若是控制端不外接电压，则比较器1同相端的电压为三分之二Vcc，比较器2反相端的电压为三分之一Vcc。

图11秒脉冲发生器参考电路

方案2：

由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

2.3.3555芯片介绍

555构成的多谐振荡器主要用来产生时间标准信号，数字钟的精度主要取决于时间标准信号的频率及稳定度。

一般来说，震荡器的频率越高，计时精度越高。

通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。

本论文采用的是集成电路定时器555与RC组成的多谐震荡器555芯片是数字钟的关键电路，它直接影响数字钟的准确度。

一般来说，振荡器的频率越高计时精度越高，本论文采用555构成的多谐振荡器产生1KHZ的脉冲信号。

图12555芯片管脚图

2.3.4555构成多谐振荡器电路图

图13多谐振荡器电路

图14多谐振荡器波形

2.3.5555构成多谐振荡器的工作原理

①Vcc通过R1、R2向C充电,在电容充电VC：

0v--VCC/3之间,Vo输出1。

②Vcc通过R1、R2继续向C充电,在电容充电VC:

VCC/3--2VCC/3之间,Vo保持1不变。

③当VC＝2VCC/3时，→Vo由1翻转为0

→T导通

→电容C经R2、T放电。

④电容通过R2和三极管T继续放电,在电容放电VC:

VCC2/3--VCC/3之间,Vo保持0不变。

⑤当Vc降至VCC/3时，使得→Vo回到1

→T截止

→电容C再充电

进入循环...

2.3.6555多振荡器电路中各参数计算

第一个暂稳态的脉冲宽度

，

从

充电上升到

所需的时间：

第一个暂稳态的脉冲宽度

，

从

放电下降到

所需的时间：

振荡周期：

频率：

占空比：

2.4校时电路

2.4.1校时电路工作原理图

图15校时电路

工作原理：

当正常计时时，分十位和秒十位进位脉冲分别与非门1和2进入电路进行正常的计时，校时脉冲被封锁。

当要校时时，S1或S2开关闭合，这是相应的分十位或秒十位脉冲被封锁，校时脉冲通过与非门3和4进入电路完成校时功能。

2.4.2校时电路功能

表5校时电路功能表

对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。

校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关控制，使计数器对1Hz的校时计数。

“慢校时”是用手动产生单脉冲作校时脉冲。

图12为校时、校分电路。

其中

为校分用的控制开关，

为校时用的控制开关，他们的控制功能如表5所示。

校时脉冲采用分频器输出的1Hz脉冲，当

分别为“0”时可以进行“快校时”。

如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。

2.5数字钟仿真图

2.5.1数字钟电路原理图

2.5.2系统整体仿真图

见附录1

系统电路消1原理：

上电瞬间Q=0、Q=1、a=0、MRB=1，计数器清零，个位计数由0111—1000时，03A=CP=1，触发器翻转/Q=0MRB=0正常计数，到6清零。

第3章数字钟的扩展功能

3.1定点报时功能

3.1.174LS273八D锁存器

图1674LS273八D锁存器管脚图

图1774LS273八D锁存器内部结构图

3.1.274LS214输入2与门

图1874LS2144输入2与门管脚图

3.1.374LS2662输入4同或门

图1974LS2664输入2与门管脚图

3.1.4定点报时功能电路

图20定点报时功能电路图

数字钟定点报时功能工作原理：

通过CC4518计时器设定好报时时刻（如：

12时12分24秒），通过74LS273锁存器进行锁存；CC4518计时器进行正常计时，当计时时间和设定的报时时间相同时，74LS266全部输出高电平，经74LS21与门输出高电平，使三极管导通，音乐芯片发出报时声音，达到效果。

3.212归1计数电路

12归1计数电路仿真图

数字钟实现12归1计数功能工作原理：

异步置0实现十二进制计数器：

在计数器的状态为十二时输出一个复位信号，使计数器复位归0；

同步置0实现实现十二进制计数器：

在计数器的状态为十一时输出一个允许输入（ET）信号，将D0-D3全为0的数送到计数器中并输出。

3.324秒倒计时电路

3.3.1篮球比赛24秒倒计时原理框图

图2124秒倒计时原理框图

3.3.2篮球比赛计时器工作原理

篮球比赛计时器实际上是一种多功能倒计时装置，它具有24秒倒计时功能，按键启停功能和自动音响提示等，其组成原理框图如图2所示。

本电路主要有五个模块构成：

秒脉冲发生器、计数器、译码显示电路、控制电路和报警电路。

控制电路直接控制计数器启动计数、暂停/连续计数、译码显示电路的显示等功能。

当控制电路的置数开关闭合时，在数码管上显示数字24，每当一个秒脉信号输入到计数器时，数码管上的数字就会自动减1，当计时器递减到零时，报警电路发出光电报警与蜂鸣信号。

3.3.3秒脉冲发生器

工作原理：

它由比较器1和比较器2非门G1G2组成的SR锁存器和放电三极管Q1组成。

比较器1的反相端是阈值输入端；若是同相端不外接控制信号，则是电阻分压得到的参考电压三分之二Vcc。

比较器2的同相端是触发端；反相端是电阻分压得到的参考电压三分之一Vcc。

当放电晶体管导通时，放电端于地相连。

在复位端加低电平信号，锁存器复位，可以使输出Vo低电平。

正常工作时，复位端应该加高电平。

控制端所加电压可以改变比较器1同相端，比较器2反向端的电压值，因此也就改变了比较器1反相端的阈值电压和比较器2同相端触发电压。

若是控制端不外接电压，则比较器1同相端的电压为三分之二Vcc，比较器2反相端的电压为三分之一Vcc。

图22秒脉冲发生器电路图

3.3.4计数电路

3.3.4.174LS192介绍

是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图所示。

表674LS192的逻辑功能表

3.3.4．2计数电路的工作原理

由上述74LS192功能表看出，当LD=1时，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计数到9（1001），CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0（0000）时，BO端输出借位下降沿跳变脉冲。

由此设计出三十进制减法计数器，预置数位N=（00100100）=（24）,当低位计数器的借位输出端BO输出借位脉冲时，高位计数器材进行减法计数。

当计数到高低位计数器都为0时，高位计数器的借位输出端BO输出借位脉冲，使N3置数端LD=0,则计数器完成置数置零，在CPD端输入脉冲的作用下，进行下一循环的减法计数。

3.3.5控制电路

3.3.5.1控制电路介绍

控制电路组要是为了实现定时器的启动、直接清零和暂停/连续功能，其中在直接清零时，由控制开关控制译码器消隐端，从而使显示译码器灭灯；通过暂停/连续开关从而实现断点定时功能。

图23控制电路

3.3.5.2控制电路的工作原理

把S2拨向清零端时，74LS192的CR=1时，计数器清零；当s2拨向工作端时，CR=0，计数器进入工作状态，这时，若按下启动按键S1计数器置数，若释放S1，则计数器在置数的基础上开始递减计数。

当S3拨向连续端时，G4输出为高电平，此时如果BO=1，则将G2打开，秒脉冲进入计数器，计数器进行连续计数，当S3拨向暂停端时，G4输出低电平，将G2封锁，计数器没有计数脉冲送入，暂停计数。

当计数器满24个脉冲，高位计数器N5的BO端输出低电平，一方面将G2封锁，另一方面点亮发光二极管，发出报警信号。

需要说明的是，当N5计数到0时输出的借位信号持续时间很短，为了使得报警状态持续足够的时间，可用锁存器将借位脉冲锁存起来，也可以单稳态电路将借位脉冲的宽度展到足够宽度展到足够宽，然后用锁存或者展宽后的信号控制报警电路。

3.3.6报警电路

图24报警电路

当信号为低电平时，发光二极管亮，蜂鸣器响

警报提示装置

警报提示就是完成任一计时器计时结束时，系统给出连续的提示音。

当电路由“00”到“24”时，下面一个与非门输出低电平，而鸣蜂器的和LED1的正极已经接了高电平，故这时由于两端存在电压差，所以鸣蜂器和LED1均能正常工作。

从而发出报警信号。

 图25警报提示电路

3.3.7译码器和显示器的设计

译码电路的功能是将“秒”、“分”计数器的输出代码进行翻译，变成相应的数字。

本次驱动LED七段数码管的译码器，我们选用了74LS47与LED七段共阳极显示数码管相互连接。

3.3.7．1LED显示电路

LED七段数码管可以是共阴极结构，也可以是共阳极结构。

图（a）为共阴极连接，图（b）为共阳极连接方式。

由图可见，若显示器为共阴极连接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴极接低电平的字段发光。

3.3.7.2共阳极七段显示译码器74LS47

图2674LS47的管脚图

表774LS47功能表

几项显示功能的说明：

①灯测试输入

：

当

时，

输出均为0，显示器七段都亮，用于测试每段工作是否正常。

②灭零输入

：

将不希望显示的零熄灭。

③灭灯输入/灭零输出

3.3.7.3译码显示电路

图22是LED七段显示器和译码驱动电路的连接实例。

图中LED七段显示器的驱动电路是由74LS47译码器、1kΩ的双列直插限流电阻排、七段共阳极LED显示器组成的。

由于74LS47是集电极开路输出（OC门），驱动数码管时需要外加限流电阻。

图27LED七段显示器和译码驱动电路的连接图

3.3.824秒倒计时原理图

见附录7

第4章电路元件清单

4.1主板电路元件清单

4.2扩展板电路元件清单

第5章焊接与调试

5.1系统软件仿真、硬件安装、调试遇到的问题

⑴仿真软件存在问题

①计数：

时钟输入端CP0=1计数允许控制端CP1

；

②上电瞬间秒十位以上各位不为0，出现1；

③外部克服软件缺陷（利用触发器；晶闸管；门控制消1）。

⑵硬件安装、调试遇到的问题

在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制。

5.2问题记录、分析存在的原因

芯片引脚可能插错或者接错了。

5.3说明排除方法和效果

重新检测后发现无论是线路的连通还是芯片的接触都没有问题。

最后，在重新连线发现是线路接错引脚造成的，改过之后，显示就正常了。

第6章总结及体会

6.1分析总结

①数字钟计数功能测试：

接通电源，在秒脉冲的作用下，电路开始计数，且时、分、秒从0开始计数分别到24、60、60进制，则计数功能符合设计要求。

②校时功能测试：

在显示时钟时间时，按动时钟调时、时钟调分按钮开关时，时、分均可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。

③闹钟功能测试：

通过拨码开关调节定时的时和分，当时钟到达定时时刻时，蜂鸣器响起，探针发亮，则闹钟功能符合设计要求。

通过以上测试，表明此次设计的电路符合了实验设计要求，达到了实验目的。

6.2体会

通过这次课程设计，使我加深了理论知识的学习。

让我们能够充分利用所学过的理论知识，同时也增强了自己处理分析电路，设计电路的能力。

通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。

从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。

参考文献：

[1]曹国清.数字电路与逻辑设计.徐州：

中国矿业大学出版社，1998

[2]谢自美.电子线路设计·实验·测试·武汉：

华中科技大学，2000

[3]王慧玲.电工电子实验与实训.北京：

机械工业出版社，2003

[4]吴建强.电工学新技术实践.北京：

机械工业出版社，2004

附录

附录⒈系统整体仿真图

附录

⒉数字钟Protel设计图

附录⒊印刷电路板的元件分布图

附录⒋印刷电路板布线图

附录5.

数字钟焊接板元件分布图

附录6.数字钟焊接板布线图

附录7.24秒倒计时原理图

附录8.篮球24秒倒计时EWB仿真图

附录9.篮球24秒倒计时PCB布线图

附录10.数字钟实物图