多功能数字钟论文信息邹柯.docx

1、多功能数字钟论文信息邹柯中国矿业大学徐海学院电子技术综合设计姓 名： 邹柯 学 号： * 专 业： 信息工程 题 目： 多功能数字钟 专 题： 电子技术综合设计 设计地点： 电工电子实验室 设计日期： 2012年9月18日至9月27日 成 绩： 指导教师： 年 月 电子技术综合设计任务书学生姓名 邹柯 专业年级 信息工程 学号 * 设计日期： 2012 年 9月18日 至 2012年 9月27日设计专题： 电子技术综合设计设计题目：多功能数字钟设计内容和要求：1. 主要内容： 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路 用CC4511 七段译码驱动/锁存

2、器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻） 用555设计CP脉冲源 (f=1KH) 具有系统校准功能2. 整体电路原理图60秒、60分、24小时- 计数、译码、显示电路3. EWB仿真图60秒、60分、24小时- 计数、译码、显示电路4. 设计原理图用PROTEL99设计原理图5. 设计PCB版图用PROTEL99设计PCB板图6. 功能扩展要求设计：定点报时功能 12小时归1计数电路指导教师签字： 年 月 摘 要数字钟是采用数字电路实现对时、分、秒数字显示的计时装置,广泛用于家庭、车站、办公室等公共场所。本论文通过对“模拟电子技术”和“数字电子技术”知识的综合应用

3、，利用74LS4518计数器设计出60和24进制的计数功能电路，然后利用74LS4511译码器、数码管等进行显示。首先将设计的原理图进行EWB仿真；然后利用Altium软件设计出PCB电路板，最后自己动手焊接实物，完成制作。并通过用555构成多谐振荡器实现（F=1HZ）秒脉冲信号发生器,使其具有定点报时功能及校准功能，同时利用了D触发器和与门的结合解决了初始状态下高位不是0的情况。 关键词：译码显示、清零、校准、定时、计数器第1章 数字钟的基本组成及工作原理1.1 数字钟原理框图数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需

4、要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。如下图所示为数字钟的一般构成框图。图1 数字钟构成框图1.2 数字钟的工作原理本系统由秒脉冲发生器、计数器、显示器、校时电路组成。由振荡器输出稳定的高频脉冲信号作为时间基准，经分频器输出标准的秒脉冲，秒计数器满60向分计数器进位，分计数器满60向小时计数器进位构成计时系统，再将信号送到显示器；计数出现误差可用校准时电路进行校时、校分。第2章 数字钟的设计与制作2.1 秒、分、小时计数电路 秒计数器电路与分计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如附录2所示

5、，采用两片cc4518串联起来构成的秒、分计数器。2.1.1 CC4518双BCD同步加法计数器2.1.1.1 CC4518芯片介绍2.1.1.2 CC4518工作原理CC4518 为异步清零工作方式，所以在 60 清零，59 显示。左边为十位计数，右边为个位计数，当个位计数器计到9下个脉冲来时，1001 变为0000，Q4 由 0 变 1， 产生下降沿使个位清零并向十位进 1，当十位计到 6 时，既 0110，Q3Q2 为 11，Q3Q2 相与后为 1 接清零端让十位个位同时清零，循环置数。 如图 EWB 仿真所示，各管脚接到相应的译码显示管脚 就可以正常显示。 同理，对于 24 进制的接法

6、，只需将清零信号改为十位的 2（即 0010）的 Q1 与上个位的 4（即 0100）的Q2 用来产生清零信号实现24进制（显示到 23）。而个位向十位提供下降沿工作脉冲方式同 60 进制。综合起来，我们只需将秒计数位置的 59（01011001）的 1 相与产生高位脉冲，当 60 清零原相与位相与结果为 0。由此产生1 变 0，提供分计数个位的工作脉冲（即下降沿脉冲）。而时计数所需的工作脉冲只需由分计数的十位为 6 清零时提供的下降沿脉冲即可。6 为（0110），Q2Q1 相与为1，提供高 位脉冲，清零后相与结果为0，即提供了1 变 0 的下降沿工作脉冲。由于芯片内部工作问题，此种设计仅实现

7、了一般的 24-60-60 计时电路。但初态为11的问 题仍旧是个缺陷，后续我们晶闸管的引入为我们的电路设计提供了解决初态为11的缺陷。使电路成功实现了初始状态为零态的时钟电路！2.1.2 60 秒（分）电路设计图2 60进制计数电路工作原理：根据CC4518的芯片功能，当CLK端接低电平时EN端为下降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满9后就使高片计1从而完成计数，当十位计数到0110，即Q1、Q2接与门再对十位进行清零即可完成60进制。2.1.3 24 小时电路设计图3 24进制计数电路工作原理：24进制计数电路工作原理是利用CLK端接低电平时EN端为下

8、降沿加计数。个位向十位的进位脉冲，利用Q3的下降沿，接EN端。每当个位计满1001B后就使高片计1完成计数，此时的清零工作分别要牵扯到十位和个位（0010 0100）利用个位的Q2和十位的Q1经过一个与门同时对两片CC4518芯片同时清零即可完成24进制的计数。2.2译码和显示电路CC4511实现译码，LG5011AH共阴数码管实现显示电路。2.2.1 CC4511 7段锁存/译码/驱动器 2.2.1.1 CC4511芯片管脚图图3 CC4511管脚图2.2.1.2 CC4511 芯片功能介绍表3 CC4511功能表 灯测试功能：LT可检查七段显示器各字段是否能正常发光。当LT = 0时，不论

9、Q0Q3状态如何，七段全部显示，以检查各字段的好坏；消隐功能：当BI=0时，输出ab都为低电平，各字段熄灭；数码显示：当BI=1 、LT=1、 LE=0，译码器工作，当3210端输入8421BC时，译码器对应的输出端输出高电平1，数码显示相应的数字；锁存：在LE从“0”转换到“1”时，输出显示由输入的BCD码决定。2.2.2 LC5011共阴数码管2.2.2.1 LC5011共阴数码管介绍数码管内部已将3端、8端连接在一起，所以使用时，3端接地，8端悬空。2.2.2.2 LC5011共阴数码管参数计算限流电阻计算：数码管的工作电压为（手册数据），工作电流为I（手册数据），译码器输出的高电平，则

10、限流电阻上的电压应该为，限流电阻阻值: 2.2.3 译码、显示电路图6 译码、显示电路工作原理：两片CC4511用于进行译码，分别代表所记录数据的个位和十位。当从4511的A、B、C、D四个输入端口输入一个二进制数据后会从输出口输出相应的十进制数据。在对十进制数进行显示时只需把输出端与相应数码管的输入端连接好，即可进行显示。2.2.4 60进制计数、译码、显示电路图7 60进制计数、译码、显示电路图2.2.5 24进制计数、译码、显示电路图8 24进制计数、译码、显示电路图 2.3 秒脉冲发生器方案一：可选用晶振的频率为32768Hz的脉冲经过整形、分步获得1Hz的秒脉冲。2.3.1 CD40

11、60介绍图9 CD4060管脚图表4 CD4060的功能表 通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出。图10秒脉冲发生器电路图 该电路主要核心元件是CD4060。CD4060是14级二进制计数器/分频器。它与外接电阻、电容、石英晶体共同组成振荡器。石英晶体产生215 = 32768Hz的脉冲信号，经CD4060进行14级二分频后，获得2Hz的脉冲信号，再经过一级D触发器（74LS74）二分频后，输出获得1Hz的时基秒脉冲 。秒脉冲发生器：2.3.2 秒脉冲发生器的工作原理 它由比较器1和比较器2非门G1G2组

12、成的SR锁存器和放电三极管Q1组成。比较器1的反相端是阈值输入端；若是同相端不外接控制信号，则是电阻分压得到的参考电压三分之二Vcc。比较器2的同相端是触发端；反相端是电阻分压得到的参考电压三分之一Vcc。当放电晶体管导通时，放电端于地相连。 在复位端加低电平信号，锁存器复位，可以使输出Vo低电平。正常工作时，复位端应该加高电平。控制端所加电压可以改变比较器1同相端，比较器2反向端的电压值，因此也就改变了比较器1反相端的阈值电压和比较器2同相端触发电压。若是控制端不外接电压，则比较器1同相端的电压为三分之二Vcc，比较器2反相端的电压为三分之一Vcc。图11秒脉冲发生器参考电路方案2：由集成电

13、路定时器555与RC组成的多谐振荡器作为时间标准信号源。2.3.3 555芯片介绍555构成的多谐振荡器主要用来产生时间标准信号，数字钟的精度主要取决于时间标准信号的频率及稳定度。一般来说，震荡器的频率越高，计时精度越高。通常采用石英晶体震荡器经过分频得到这一信号，也可采用由门电路或555定时器构成的多谐震荡器作为时间标准信号源。本论文采用的是集成电路定时器555与RC组成的多谐震荡器555芯片是数字钟的关键电路，它直接影响数字钟的准确度。一般来说，振荡器的频率越高计时精度越高，本论文采用555构成的多谐振荡器产生1KHZ的脉冲信号。图12 555芯片管脚图 2.3.4 555构成多谐振荡器电

14、路图 图13 多谐振荡器电路图14 多谐振荡器波形2.3.5 555构成多谐振荡器的工作原理Vcc通过R1、R2向C充电,在电容充电VC ：0v-VCC/3 之间,Vo 输出1。Vcc通过R1、R2继续向C充电,在电容充电VC :VCC/3-2VCC/3之间,Vo 保持1不变。当VC2VCC /3时，Vo由1翻转为0 T 导通 电容C 经R2、T放电。电容通过R2和三极管T继续放电,在电容放电VC :VCC2/3-VCC/3之间,Vo保持0不变。当Vc降至VCC /3时，使得Vo回到 1 T截止 电容C 再充电 进入循环 .2.3.6 555多振荡器电路中各参数计算第一个暂稳态的脉冲宽度，从充

15、电上升到所需的时间：第一个暂稳态的脉冲宽度，从放电下降到所需的时间：振荡周期：频 率：占 空 比：2.4 校时电路 2.4.1校时电路工作原理图图15校时电路工作原理：当正常计时时，分十位和秒十位进位脉冲分别与非门1和2进入电路进行正常的计时，校时脉冲被封锁。当要校时时，S1或S2开关闭合，这是相应的分十位或秒十位脉冲被封锁，校时脉冲通过与非门3和4进入电路完成校时功能。2.4.2校时电路功能表5校时电路功能表对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种，“快校时”是，通过开关 控制，使计数器对 1Hz 的校时

16、计数。 “慢校时”是用手动产生单脉冲作校时脉冲。图 12 为校时、校分电路。其中 为校分用的控制开关，为校时用的控制开关，他们的控制功能如表 5所示。校时脉冲采用分频器输出的 1Hz 脉冲，当分别为“0”时可以进行 “快校时” 。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。2.5 数字钟仿真图 2.5.1 数字钟电路原理图 2.5.2 系统整体仿真图 见附录1系统电路消1原理：上电瞬间Q=0、 Q=1、 a=0、 MRB=1， 计数器清零，个位计数由01111000时， 03A=CP=1，触发器翻转/Q=0 MRB=0 正常计数，到6清零。第3章 数字钟的扩展功能3.1定点报时功能

17、3.1.1 74LS273八D锁存器 图16 74LS273八D锁存器管脚图图17 74LS273八D锁存器内部结构图3.1.2 74LS21 4输入2与门图18 74LS214 4输入2与门管脚图3.1.3 74LS266 2输入4同或门图19 74LS266 4输入2与门管脚图3.1.4 定点报时功能电路图20定点报时功能电路图数字钟定点报时功能工作原理：通过CC4518计时器设定好报时时刻（如：12时12分24秒）， 通过74LS273锁存器进行锁存；CC4518计时器进行正常计时，当计时时间和设定的报时时间相同时，74LS266全部输出高电平，经74LS21与门输出高电平，使三极管导通

18、，音乐芯片发出报时声音，达到效果。3.2 12归1计数电路 12归1计数电路仿真图数字钟实现12归1计数功能工作原理：异步置0实现十二进制计数器：在计数器的状态为十二时输出一个复位信号，使计数器复位归0；同步置0实现实现十二进制计数器：在计数器的状态为十一时输出一个允许输入（ET）信号，将D0-D3全为0的数送到计数器中并输出。3.3 24秒倒计时电路3.3.1 篮球比赛24秒倒计时原理框图图21 24秒倒计时原理框图3.3.2 篮球比赛计时器工作原理篮球比赛计时器实际上是一种多功能倒计时装置，它具有24秒倒计时功能，按键启停功能和自动音响提示等，其组成原理框图如图2所示。本电路主要有五个模块

19、构成：秒脉冲发生器、计数器、译码显示电路、控制电路和报警电路。控制电路直接控制计数器启动计数、暂停/连续计数、译码显示电路的显示等功能。当控制电路的置数开关闭合时，在数码管上显示数字24，每当一个秒脉信号输入到计数器时，数码管上的数字就会自动减1，当计时器递减到零时，报警电路发出光电报警与蜂鸣信号。3.3.3 秒脉冲发生器 工作原理：它由比较器1和比较器2非门G1G2组成的SR锁存器和放电三极管Q1组成。比较器1的反相端是阈值输入端；若是同相端不外接控制信号，则是电阻分压得到的参考电压三分之二Vcc。比较器2的同相端是触发端；反相端是电阻分压得到的参考电压三分之一Vcc。当放电晶体管导通时，放

20、电端于地相连。在复位端加低电平信号，锁存器复位，可以使输出Vo低电平。正常工作时，复位端应该加高电平。控制端所加电压可以改变比较器1同相端，比较器2反向端的电压值，因此也就改变了比较器1反相端的阈值电压和比较器2同相端触发电压。若是控制端不外接电压，则比较器1同相端的电压为三分之二Vcc，比较器2反相端的电压为三分之一Vcc。图22 秒脉冲发生器电路图3.3.4计数电路3.3.4.1 74LS192介绍是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图所示。表6 74LS192的逻辑功能表3.3.42 计数电路的工作原理 由上述74LS192功能表看出，当

21、LD=1时，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计数到9（1001），CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计数到0（0000）时，BO端输出借位下降沿跳变脉冲。由此设计出三十进制减法计数器，预置数位N=（00100100）=（24）,当低位计数器的借位输出端BO输出借位脉冲时，高位计数器材进行减法计数。当计数到高 低位计数器都为0时，高位计数器的借位输出端BO输出借位脉冲，使N3置数端LD=0,则计数器完成置数置零，在CPD端输入脉冲的作用下

22、，进行下一循环的减法计数。3.3.5控制电路 3.3.5.1 控制电路介绍控制电路组要是为了实现定时器的启动、直接清零和暂停/连续功能，其中在直接清零时，由控制开关控制译码器消隐端，从而使显示译码器灭灯；通过暂停/连续开关从而实现断点定时功能。图23 控制电路3.3.5.2 控制电路的工作原理 把S2拨向清零端时，74LS192的CR=1时，计数器清零；当s2拨向工作端时，CR=0，计数器进入工作状态，这时，若按下启动按键S1计数器置数，若释放S1，则计数器在置数的基础上开始递减计数。当S3拨向连续端时，G4输出为高电平，此时如果BO=1，则将G2打开，秒脉冲进入计数器，计数器进行连续计数，当

23、S3拨向暂停端时，G4输出低电平，将G2封锁，计数器没有计数脉冲送入，暂停计数。当计数器满24个脉冲，高位计数器N5的BO端输出低电平，一方面将G2封锁，另一方面点亮发光二极管，发出报警信号。需要说明的是，当N5计数到0时输出的借位信号持续时间很短，为了使得报警状态持续足够的时间，可用锁存器将借位脉冲锁存起来，也可以单稳态电路将借位脉冲的宽度展到足够宽度展到足够宽，然后用锁存或者展宽后的信号控制报警电路。3.3.6 报警电路 图24 报警电路当信号为低电平时，发光二极管亮，蜂鸣器响警报提示装置警报提示就是完成任一计时器计时结束时，系统给出连续的提示音。当电路由“00” 到“24”时，下面一个与

24、非门输出低电平，而鸣蜂器的和LED1的正极已经接了高电平，故这时由于两端存在电压差，所以鸣蜂器和LED1均能正常工作。从而发出报警信号。 图25 警报提示电路3.3.7译码器和显示器的设计译码电路的功能是将“秒”、“分”计数器的输出代码进行翻译，变成相应的数字。本次驱动LED七段数码管的译码器，我们选用了74LS47与LED七段共阳极显示数码管相互连接。3.3.71 LED显示电路LED七段数码管可以是共阴极结构，也可以是共阳极结构。图（a）为共阴极连接，图（b）为共阳极连接方式。由图可见，若显示器为共阴极连接，则对应阳极接高电平的字段便发光；而显示器为共阳极连接时，则对应阴极接低电平的字段发

25、光。3.3.7.2共阳极七段显示译码器74LS47图26 74LS47的管脚图表7 74LS47功能表几项显示功能的说明：灯测试输入：当时，输出均为0，显示器七段都亮，用于测试每段工作是否正常。灭零输入：将不希望显示的零熄灭。 灭灯输入 / 灭零输出3.3.7.3 译码显示电路图22是LED七段显示器和译码驱动电路的连接实例。图中LED七段显示器的驱动电路是由74LS47译码器、1k的双列直插限流电阻排、七段共阳极LED显示器组成的。由于74LS47是集电极开路输出（OC门），驱动数码管时需要外加限流电阻。图27 LED七段显示器和译码驱动电路的连接图3.3.8 24秒倒计时原理图 见附录7第

26、4章 电路元件清单4.1 主板电路元件清单 4.2扩展板电路元件清单 第5章 焊接与调试5.1系统软件仿真、硬件安装、调试遇到的问题 仿真软件存在问题计数：时钟输入端CP0=1 计数允许控制端CP1 ；上电瞬间秒十位以上各位不为0，出现1；外部克服软件缺陷（利用触发器；晶闸管；门控制消1）。硬件安装、调试遇到的问题在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制。5.2问题记录、分析存在的原因 芯片引脚可能插错或者接错了。5.3说明排除方法和效果 重新检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重新连线发现是线路接错引脚造成的，改过之后，显示就正常了

27、。第6章 总结及体会6.1分析总结数字钟计数功能测试：接通电源，在秒脉冲的作用下，电路开始计数，且时、分、秒从0开始计数分别到24、60、60进制，则计数功能符合设计要求。校时功能测试：在显示时钟时间时，按动时钟调时、时钟调分按钮开关时，时、分均可以调节，且不按动时，计数电路能正常工作，校时功能符合设计要求。闹钟功能测试：通过拨码开关调节定时的时和分，当时钟到达定时时刻时，蜂鸣器响起，探针发亮，则闹钟功能符合设计要求。通过以上测试，表明此次设计的电路符合了实验设计要求，达到了实验目的。6.2 体会通过这次课程设计，使我加深了理论知识的学习。让我们能够充分利用所学过的理论知识，同时也增强了自己处

28、理分析电路，设计电路的能力。通过上网查询和查阅相关书籍资料，让我知道了大量关于数字钟设计的知识，同时又重新将从前学过的知识复习了一遍，做到对各个集成块的引脚功能和工作原理都很清晰。从而让我更深一步掌握了时序逻辑电路的功能，学会了做课程设计的一般步骤。参考文献：1 曹国清.数字电路与逻辑设计.徐州：中国矿业大学出版社，19982 谢自美.电子线路设计实验测试武汉：华中科技大学，20003 王慧玲.电工电子实验与实训.北京：机械工业出版社，20034 吴建强.电工学新技术实践.北京：机械工业出版社，2004附录附录系统整体仿真图附录数字钟Protel设计图附录 印刷电路板的元件分布图附录 印刷电路板布线图附录5.数字钟焊接板元件分布图附录6.数字钟焊接板布线图附录7.24秒倒计时原理图附录8. 篮球24秒倒计时EWB仿真图附录9. 篮球24秒倒计时PCB布线图附录10.数字钟实物图