第三章存储系统习题解答.docx
《第三章存储系统习题解答.docx》由会员分享,可在线阅读,更多相关《第三章存储系统习题解答.docx(7页珍藏版)》请在冰豆网上搜索。
![第三章存储系统习题解答.docx](https://file1.bdocx.com/fileroot1/2023-2/23/67a09d18-0fe6-4c0d-8ca2-5a768cb4cd89/67a09d18-0fe6-4c0d-8ca2-5a768cb4cd891.gif)
第三章存储系统习题解答
第三章存储系统(习题解答)
————————————————————————————————作者:
————————————————————————————————日期:
第三章存储系统
(习题参考答案)
1.有一个具有20位地址和32位字长的存储器,问:
(1)该存储器能存储多少个字节的信息?
(2)如果存储器由512K×8位SRAM芯片组成,需要多少芯片?
(3)需要多少位地址作芯片选择?
解:
(1)∵220=1M,∴该存储器能存储的信息为:
1M×32/8=4MB
(2)(1024K/512K)×(32/8)=8(片)
(3)需要1位地址作为芯片选择。
(选择两个512K×32位的存储体)
2.已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:
(1)每个模块板为1024K×64位,共需几个模块板?
(2)每个模块板内共有多少DRAM芯片?
(3)主存共需多少DRAM芯片?
CPU如何选择各模块板?
解:
(1)最大主存空间为:
226×64位,每个模块板容量为:
1024K×64位=220×64位
设:
共需模块板数为m:
则:
m=(226×64位)/(220×64位)=64(块)
(2).设每个模块板内有DRAM芯片数为n:
n=(
/
)×(64/16)=16(片)
(3)主存共需DRAM芯片为:
m×n=64×16=1024(片)
每个模块板有16片DRAM芯片,容量为1024K×64位,需20根地址线(A19~A0)完成模块
板内存储单元寻址。
一共有64块模块板,采用6根高位地址线(A25~A20),通过6:
64译码器译码,产生片选信号对各模块板进行选择。
3.用16K×8位的DRAM芯片组成64K×32位存储器,要求:
(1)画出该存储器的组成逻辑框图。
(2)设存储器读/写周期为0.5μS,CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理?
两次刷新的最大时间间隔是多少?
对全部存储单元刷新一遍所需的实际刷新时间是多少?
解:
(1)组成64K×32位存储器需存储芯片数为:
N=(64K/16K)×(32位/8位)=16(片)。
每4片组成16K×32位的存储区,有A13~A0作为片内地址,用A15、A14经2:
4译码器产生片选信号
,逻辑框图如下所示:
(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。
设16K×8位存储芯片的阵列结构为128行×128列,按行刷新,刷新周期T=2ms,则异步刷新的间隔时间为:
则两次刷新的最大时间间隔发生的示意图如下:
可见,两次刷新的最大时间间隔为tmax
tmax=15.5-0.5=15(μS)
对全部存储单元刷新一遍所需时间为tR
tR=0.5×128=64 (μS)
7.某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。
现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域,起始地址为6000H,假定RAM芯片有
和
信号控制端。
CPU的地址总线为A15-A0,数据总线为D15-D0,控制信号为R/
(读/写),
(访存),要求:
(1)画出地址译码方案。
(2)将ROM与RAM同CPU连接。
解:
(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K×8位)的EPROM作为ROM区;10片的8K×8位RAM片组成40K×16位的RAM区。
27128需14位片内地址,而RAM需13位片内地址,故可用A15~A13三位高地址,经译码产生片选信号,方案如下:
(2)
8.存储器容量为64M,字长64位,模块数m=8,分别用顺序方式和交叉方式进行组织。
存储周期T=100ns,数据总线宽度为64位,总线周期τ=10ns.问顺序存储器和交叉存储器的带宽各是多少?
解:
信息总量:
q=64位×8=512位
顺序存储器和交叉存储器读出8个字的时间分别是:
t2=mT=8×100ns=8×10
(s)
t1=T+(m-1)
=100+7×10=1.7×10
(s)
顺序存储器带宽是:
W2=q/t2=512÷(8×10
)=64×10
(位/S)
交叉存储器带宽是:
W1=q/t1=512÷(1.7×10
)=301×10
(位/S)
9.CPU执行一段程序时,cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系统的效率和平均访问时间。
解:
先求命中率h
h=nc/(nc+nm)=2420÷(2420+80)=0.968
则平均访问时间为ta
ta=0.968×40+(1-0.968)×240=46.4(ns)
r=240÷40=6
cache/主存系统的效率为e
e=1/[r+(1-r)×0.968]=86.2%
10.已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少?
解:
∵ta=tc×h+tr×(1-h)
∴h=(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.94
11.主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少位?
如页面大小为4KB,则页表长度是多少?
解:
已知主存容量为4MB,虚存容量为1GB
∵
=4M∴物理地址为22位
又∵
=1G∴虚拟地址为30位
页表长度为1GB÷4KB=230÷212=218=256K
14.假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。
用列表法求采用LRU替换策略时的命中率。
解:
∴命中率为
15.从下列有关存储器的描述中,选择出正确的答案:
A.多体交叉存储主要解决扩充容量问题;
B.访问存储器的请求是由CPU发出的;
C.Cache与主存统一编址,即主存空间的某一部分属于Cache;
D.Cache的功能全由硬件实现。
解:
D
16.从下列有关存储器的描述中,选择出正确的答案:
A.在虚拟存储器中,外存和主存以相同的方式工作,因此,允许程序员用比主存空间大得多的外存空间编程;
B.在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;
C.存储保护的目的是:
在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求。
解:
C