ImageVerifierCode 换一换
格式:DOCX , 页数:7 ,大小:150.12KB ,
资源ID:10875389      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/10875389.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(第三章存储系统习题解答.docx)为本站会员(b****8)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

第三章存储系统习题解答.docx

1、第三章存储系统习题解答第三章存储系统(习题解答) 作者: 日期: 第三章 存储系统(习题参考答案)1有一个具有20位地址和32位字长的存储器,问:(1) 该存储器能存储多少个字节的信息?(2) 如果存储器由512K8位SRAM芯片组成,需要多少芯片?(3) 需要多少位地址作芯片选择?解:(1) 220= 1M, 该存储器能存储的信息为:1M32/8=4MB(2)(1024K/512K)(32/8)= 8(片)(3) 需要1位地址作为芯片选择。(选择两个512K32位的存储体)2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K16位的DRAM芯片组成该机所允许的最大主存空

2、间,并选用模块板结构形式,问:(1) 每个模块板为1024K64位,共需几个模块板?(2) 每个模块板内共有多少DRAM芯片?(3)主存共需多少DRAM芯片? CPU如何选择各模块板?解:(1)最大主存空间为:22664位,每个模块板容量为:1024K64位=22064位设:共需模块板数为m:则:m=(22664位)/(22064位)= 64 (块) (2). 设每个模块板内有DRAM芯片数为n:n=(/) (64/16)=16 (片)(3) 主存共需DRAM芯片为:mn = 6416=1024 (片)每个模块板有16片DRAM芯片,容量为1024K64位,需20根地址线(A19A0)完成模块

3、板内存储单元寻址。一共有64块模块板,采用6根高位地址线(A25A20),通过6:64译码器译码,产生片选信号对各模块板进行选择。3 用16K8位的DRAM芯片组成64K32位存储器,要求:(1) 画出该存储器的组成逻辑框图。(2) 设存储器读/写周期为0.5S, CPU在1S内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1)组成64K32位存储器需存储芯片数为:N=(64K/16K)(32位/8位)=16(片)。每4片组成16K32位的存储区,有A13A0作为片内地址,用A15、A14经2:4译码器产生片选

4、信号 ,逻辑框图如下所示:(2)依题意,采用异步刷新方式较合理,可满足CPU在1S内至少访问内存一次的要求。设16K8位存储芯片的阵列结构为128行128列,按行刷新,刷新周期T=2ms,则异步刷新的间隔时间为:则两次刷新的最大时间间隔发生的示意图如下:可见,两次刷新的最大时间间隔为15.5-0.5=15 (S)对全部存储单元刷新一遍所需时间为tRtR 0.5128=64 (S)7某机器中,已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K8)形成40K16位的RAM区域,起始地址为6000H,假定RAM芯片有和信号控制端。CPU的地址总线为A15-A0,数

5、据总线为D15-D0,控制信号为R/(读/写), (访存),要求:(1) 画出地址译码方案。(2) 将ROM与RAM同CPU连接。解:(1)依题意,主存地址空间分布如右图所示,可选用2片27128(16K8位)的EPROM作为ROM区;10片的8K8位RAM片组成40K16位的RAM区。27128需14位片内地址,而RAM需13位片内地址,故可用A15A13三位高地址,经译码产生片选信号,方案如下:(2)8 存储器容量为64M,字长64位,模块数m = 8,分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位,总线周期 = 10ns .问顺序存储器和交叉存储器的带

6、宽各是多少?解:信息总量: q = 64位 8 =512位顺序存储器和交叉存储器读出8个字的时间分别是:t2 = m T = 8100ns =810 (s)t1 = T + (m - 1) = 100 + 710 = 1.7 10 (s)顺序存储器带宽是:W2 = q / t2 = 512(810 )= 64 10(位/ S)交叉存储器带宽是:W1 = q / t1 = 512(1.7 10)= 301 10 (位/ S)9 CPU执行一段程序时, cache完成存取的次数为2420次,主存完成存取的次数为80次,已知cache存储周期为40ns,主存存储周期为240ns,求cache/主存系

7、统的效率和平均访问时间。解:先求命中率hh=nc/(nc +nm )2420(242080)0.968则平均访问时间为tata0.96840(1-0.968) 24046.4(ns)r 240406cache/主存系统的效率为ee1/r(1r)0.96886.210已知Cache存储周期40ns,主存存储周期200ns,Cache/主存系统平均访问时间为50ns,求Cache的命中率是多少?解: ta = tc h +tr(1-h) h =(ta-tr)/(tc-tr)=(50-200)/(40-200)=15/16=0.9411主存容量为4MB,虚存容量为1GB,则虚存地址和物理地址各为多少

8、位?如页面大小为4KB,则页表长度是多少?解:已知主存容量为4MB,虚存容量为1GB 4M 物理地址为22位又 1G 虚拟地址为30位页表长度为 1GB4KB230212=218=256K14假设主存只有a,b,c三个页框,组成a进c出的FIFO队列,进程访问页面的序列是0,1,2.4,2,3,0,2,1.3,2号。用列表法求采用LRU替换策略时的命中率。解:命中率为15从下列有关存储器的描述中,选择出正确的答案:A 多体交叉存储主要解决扩充容量问题;B 访问存储器的请求是由CPU发出的;C Cache与主存统一编址,即主存空间的某一部分属于Cache;D Cache的功能全由硬件实现。解: D16从下列有关存储器的描述中,选择出正确的答案:A在虚拟存储器中,外存和主存以相同的方式工作,因此,允许程序员用比主存空间大得多的外存空间编程;B在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效时才由操作系统将被访问页面从外存调到内存,必要时还要先把被淘汰的页面内容写入外存;C存储保护的目的是:在多用户环境中,既要防止一个用户程序出错而破坏系统软件或其他用户程序,又要防止一个用户访问不是分配给他的主存区,以达到数据安全和保密的要求。解: C

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1