山东大学数字电路校内题试题.docx

山东大学数字电路校内题试题.docx

《山东大学数字电路校内题试题.docx》由会员分享，可在线阅读，更多相关《山东大学数字电路校内题试题.docx（21页珍藏版）》请在冰豆网上搜索。

山东大学数字电路校内题试题

试卷A

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）

1.将十进制数（18）10转换成八进制数是[]

①20②22③21④23

2.三变量函数

的最小项表示中不含下列哪项[]

①m2②m5③m3④m7

3.一片64k×8存储容量的只读存储器（ROM），有[]

①64条地址线和8条数据线②64条地址线和16条数据线

③16条地址线和8条数据线④16条地址线和16条数据线

4.下列关于TTL与非门的输出电阻描述中，正确的是[]

①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻

③门关态时输出电阻比开态时大④两种状态都没有输出电阻

5.以下各种ADC中，转换速度最慢的是[]

①并联比较型②逐次逼进型③双积分型④以上各型速度相同

6.关于PAL器件与或阵列说法正确的是[]

①只有与阵列可编程②都是可编程的

③只有或阵列可编程④都是不可编程的

7.当三态门输出高阻状态时，输出电阻为[]

①无穷大②约100欧姆③无穷小④约10欧姆

8.通常DAC中的输出端运算放大器作用是[]

①倒相②放大③积分④求和

9.16个触发器构成计数器，该计数器可能的最大计数模值是[]

①16②32③162④216

10.一个64选1的数据选择器有（）个选择控制信号输入端。

[]

①6②16③32④64

二、填空题（把正确的内容填在题后的括号内。

每空1分，共15分。

）

1．已知一个四变量的逻辑函数的标准最小项表示为

，那么用最小项标准表示

，以及

，使用最大项标准表示

，以及

。

2．具有典型实用意义的可编程逻辑器件包括，，，。

3．为了构成4K×16bit的RAM，需要块1K×8bit的RAM，地址线的

高位作为地址译码的输入，地址译码使用的是译码器。

4．在AD的量化中，最小量化单位为Δ，如果使用四舍五入法，最大量化误差为Δ，如果使用舍去小数法，最大量化误差为Δ。

5．如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为。

三、简答题（每小题5分，共10分）

1．用基本公式和定理证明下列等式：

2．给出J-K触发器的特征方程，状态转移真值表，状态转移图。

四、分析题（25分）

1．8选1数据选择器CC4512的逻辑功能如表4.1所示。

试写出图4.1所示电路输出端F的最简与或形式的表达式。

（9分）

表4.1CC4512功能表

IS

INH

A2

A1

A0

Y

0

0

0

0

0

D0

0

0

0

0

1

D1

0

0

0

1

0

D2

0

0

0

1

1

D3

0

0

1

0

0

D4

0

0

1

0

1

D5

0

0

1

1

0

D6

0

0

1

1

1

D7

0

0

×

×

×

0

1

×

×

×

×

高阻

2.如图4.2电路由CMOS传输门构成。

试写出输出端的逻辑表达式。

（8分）

3．试分析图4.3所示时序电路。

（8分）

（1）该电路是同步的还是异步的？

（2）列出状态转移表和画出状态转移图，并说明电路的逻辑功能。

五、设计题（30分）

1．设计一个PLA形式的全减器。

设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为CO。

完成对PLA逻辑阵列图的编程。

（10分）

2．试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500Hz，占空比等于60％，积分电容等于1000pF。

（10分）

（1）画出电路连接图；

（2）画出工作波形图；

（3）计算R1、R2的取值。

3．用中规模集成十六进制同步计数器74161设计一个13进制的计数器。

要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。

74161的功能表如下，可以附加必要的门电路（10分）

74161功能表

输

入

输

出

RD

LD

ET

EP

CP

D0

D1

D2

D3

Q0

Q1

Q2

Q3

0

0

0

0

0

1

0

d0

d1

d2

d3

d0

d1

d2

d3

1

1

1

1

计

数

1

1

0

保

持,

CO

=0

1

1

1

0

保

持

图5.2关闭提示关闭

试题B

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）

1.将十进制数（3.5）10转换成二进制数是[]

①11.11②10.11③10.01④11.10

2.函数

的结果是[]

①

②

③

④

3.一片2k×16存储容量的只读存储器（ROM），有[]个字节

①2000②4000③2048④4096

4.下列关于TTL与非门的输出电阻描述中，正确的是[]

①门开态时输出电阻比关态时大②两种状态都是无穷大输出电阻

③门关态时输出电阻比开态时大④两种状态都没有输出电阻

5.在ADC工作过程中，包括保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是[]

①abcd②bcda③cbad④badc

6.第一种具有实用意义的可编程器件是[]

①PAL②GAL③CPLD④FPGA

7.可以直接现与的器件是[]

①OC门②I2L门③ECL门④TTL门

8.一个时钟占空比为1：

4，则一个周期内高低电平持续时间之比为[]

①1：

3②1：

4③1：

5④1：

6

9.一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为[]

①4②5③6④7

10.芯片74LS04中，LS表示[]

①高速COMS②低功耗肖特基③低速肖特基④低密度高速

二、填空题（把正确的内容填在题后的括号内。

每空2分，共30分。

）

1.如图1所示电路，有

。

当输入电压

时，输出电压为，当输入电压

时，输出电压为。

图1

2、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为个周期。

3．4位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为。

4．D触发器的状态方程为；如果用D触发器来实现T触发器功能，则T、D间的关系为；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为。

5．为了构成8K×32bit的RAM，需要块2K×8bit的RAM，地址线的高

位作为地址译码的输入。

6.PAL由阵列，阵列和单元构成，其中，阵列是可编程的。

7.要构成17进制计数器最少需要个触发器。

8．由555定时器构成的单稳触发器，输出脉宽TW≈。

三、分析题（共30分）

1.已知七段数码管为共阴数码管，译码器为图2所示，输入是0－9的四位8421BCD码（

），为了使数码管显示出相应输入，则给出译码器7段输出（

）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。

（7分）

图2

2.通过时序图分析如图3电路的功能，已知输入是周期方波。

（7分）

图3

3.分析图4所示时序电路。

（8分）

（1）该电路是同步的还是异步的？

（2）列出驱动方程，状态方程，输出方程，状态转移表和画出状态转移图。

图4

4.给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效电路图。

（8分）

图5

四、设计题（每题10分，共20分）

1.利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，CO为借位输出）

2．设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2一致时，输出才为1，其余情况输出为0。

试题D

选择题（18分）

1．下列说法正确的是（）

a.2个OC结构与非门线与得到与或非门。

b.与门不能做成集电集开路输出结构

c.或门不能做成集电集开路输出结构

d.或非门不能做成集电集开路输出结构

2．下列说法正确的是（）

a.利用三态门电路只可单向传输

b．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）

c.三态门是普通电路的基础上附加控制电路而构成。

d.利用三态门电路可实现双向传输

3．TTL反相器输入为低电平时其静态输入电流约为（）

a．－100mAb．＋5mAc．－1mAd．－500mA

4．下列等式不正确的是（）

a.

=

+

+

b.（A+B）（A+C）=A+BC

c.A（

）=A+

d.AB+

C+BC=AB+

C

5．下列等式正确的是（）

a.A+AB+B=A+Bb.AB+A

=A+

c.A（

）=A+

d.A

=

6．下列描述不正确的是（）

a．D触发器具有两个有效状态，当Q=0时触发器处于0态

b．移位寄存器除具有数据寄存功能外还可构成计数器

c．主从JK触发器的主触发器具有一次翻转性

d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象

7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“110”，请问时钟作用下，触发器下一状态为（）

图1

a．“101”b．“010”c．“110”d．“111”

8、下列描述不正确的是（）

a．译码器、数据选择器、EPROM均可用于实现组合逻辑函数。

b．寄存器、存储器均可用于存储数据。

c．将移位寄存器首尾相连可构成环形计数器

d．上面描述至少有一个不正确

9．下列描述不正确的是（）

a．EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便

b．右图所示为由555定时器接成的多谐振荡器

c．DAC的含义是数-模转换、ADC的含义是模数转换

d．上面描述至少有一个不正确

二．判断题（9分）

1．两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）

2．在优先编码器电路中允许同时输入2个以上的编码信号（）

3．利用三态门可以实现数据的双向传输。

（）

4．有些OC门能直接驱动小型继电器。

（）

5．构成一个5进制计数器需要5个触发器（）

6．RS触发器、JK触发器均具有状态翻转功能（）

7．当时序逻辑电路存在有效循环时该电路能自启动（）

8．施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（）

9．可用ADC将麦克风信号转换后送入计算机中处理时（）

三．计算题（8分）

1、在图1的反相器电路中，Vcc=5V,VEE=-10V,Rc=2KΩ,R1=5.1KΩ,R2=20KΩ,三极管的电流放大系数β=30，饱和压降VCE（sat0=0.1V,输入的高低电平分别为V1H=5V、V1L=0V,计算输入高、低电平时对应的输出电平。

图3

2．已知一个8位权电阻DAC输入的8位二进制数码用16进制表示为40H，参考电源UREF=-8V，取转换比例系数

为1。

求转换后的模拟信号由电压UO

四．分析题（24分）

1．用卡诺图法将下列函数化为最简与或式

1）、Y=

+B

+

+

+ABC

2）、Y（A,B,C,D）=

给定的约束条件为

m0+m1+m2+m4+m8=0

2．分析下面的电路并回答问题（触发器为TTL系列）

图4

（1）写出电路激励方程、状态方程、输出方程

（2）画出电路的有效状态图

（3）该电路具有什么逻辑功能

五．应用题（41分）

1．分析图5所示电路，写出输出Z的逻辑函数式。

并用卡洛图法化简为最简与或式。

8选1数据选择器CC4512的功能表如下

A2

A1

A0

Y

0

0

0

D0

0

0

1

D1

0

1

0

D2

0

1

1

D3

1

0

0

D4

1

0

1

D5

1

1

0

D6

1

1

1

D7

2．3---8译码器74LS138的真值表如下：

序号

输入

输出

A

B

C

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

1

2

0

0

1

1

1

0

1

1

1

1

1

3

0

0

1

1

1

1

0

1

1

1

1

4

0

1

0

1

1

1

1

0

1

1

1

5

0

1

0

1

1

1

1

1

0

1

1

6

0

1

1

1

1

1

1

1

1

0

1

7

0

1

1

1

1

1

1

1

1

1

0

请利用3—8译码器和若干与或非门设计一个多输出的组合逻辑电路。

输出的逻辑式为：

Z1=A

+

BC+A

C

Z2=

B+A

C

Z3=

B

+

+ABC

3．74LS161逻辑符号及功能表如下

（1）假定161当前状态Q3Q2Q1Q0为“1101”请问在几个CP↑作用下，CO信号将产生下降沿？

（2）请用置数法设计一个七进制记数器（可附加必要的门电路）并画出状态图

4．试分析上图所示电路中输入信号UI的作用并解释电路的工作原理

555定时器的功能表

UI1UI2

输出UOTD状态

××0

>

>

1

>

<

1

<

>

1

<

<

1

0导通

0导通

1截止

保持保持

1截止

试题E

一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）

1．下列四个数中，与十进制数（163）10不相等的是（）

A、（A3）16B、（10100011）2C、（000101100011）8421BCDD、（203）8

2．N个变量可以构成多少个最大项（）

A、NB、2NC、2ND、2N-1

3．下列功能不是二极管的常用功能的是（）

A、检波B、开关C、放大D、整流

4．关于器件74LS02中，LS是指（）

A、低电压，肖特基B、低速度，肖特基C、低功耗，肖特基D、低电压，低速度

5．译码器的输入地址线为4根，那么输出线为多少根（）

A、8B、12C、16D、20

6．用或非门构成钟控R-S触发器发生竞争现象时，输入端的变化是（）

A、00→11B、01→10C、11→00D、10→01

7．一个4K赫兹的方波信号经4分频后，下列说法错误的是（）

A、频率变为1K赫兹B、周期为2π×10－3秒

C、信号频带宽度变小D、模4同步计数器有4个有效状态

8．用PROM来实现组合逻辑电路，他的可编程阵列是（）

A、与阵列B、或阵列C、与阵列和或阵列都可以D、以上说法都不对

9．A/D转换器中，转换速度最高的为（）转换

A、并联比较型B、逐次逼近型C、双积分型D、计数型

10．MAXPLUS-II是哪个PLD厂家的PLD开发软件（）

A、LatticeB、AlteraC、XilinxD、Actel

二、填空题（把正确的内容填在题后的括号内。

每小题3分，共15分。

）

1．存储器按存取方式可分为三类，即：

[，，]

2．设4位逐次逼近型A/D转换器的电压转换范围为0-15V，采用四舍五入法量化，模拟输入电压为8.59V，转换的逼近过程是（其中括号中用表示保留，×表示不保留）

[（）→（）→（）→（）→]

3．时序电路中的时序图的主要作用是：

[，]

4．施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有什么特性？

[]

5．既能传送模拟信号，又能传送数字信号的门电路是

[]

三、简答题（每小题5分，共10分）

1．请写出RS、JK、D、T触发器的状态转移方程，并解释为什么有的触发器有约束方程。

2．请回答两个状态等价的条件是什么？

四、分析题（25分）

1.分析如图由3线-8线译码器74LS138构成的电路，写出输出Si和Ci的逻辑函数表达式，说明其逻辑功能。

（6分）

2.问图示电路的计数长度N是多少？

能自启动吗？

画出状态转换图。

（7分）

J

K

功能

0

0

置0-左移

0

1

保持-左移

1

0

取反-左移

1

1

置1-左移

3.分析如图电路，列出状态转换图，说明它的功能。

其中74195为集成移位寄存器器，

为移位和同步置数控制端，

为异步清零端，J和

为工作方式控制端，控制功能表如下。

（12分）

五、设计题（30分）

1．8选1数据选择器CC4512的逻辑功能如表所示，电路符号如图所示。

用CC4512和最少的门电路产生如下逻辑函数，要求变量ABC分别对应于A2A1A0输入管脚，画出降维图和电路连接图。

（15分）

CC4512功能表

DIS

INH

A2

A1

A0

Y

0

0

0

0

0

D0

0

0

0

0

1

D1

0

0

0

1

0

D2

0

0

0

1

1

D3

0

0

1

0

0

D4

0

0

1

0

1

D5

0

0

1

1

0

D6

0

0

1

1

1

D7

0

1

×

×

×

0

1

×

×

×

×

高阻

2．用上升沿JK触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当M=0时为7进制，当M=1时为5进制。

（15分）