山东大学数字电路校内题试题.docx

1、山东大学数字电路校内题试题试卷A一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1.将十进制数（18）10转换成八进制数是 20 22 21 232. 三变量函数的最小项表示中不含下列哪项 m2 m5 m3 m73.一片64k8存储容量的只读存储器（ROM），有 64条地址线和8条数据线 64条地址线和16条数据线16条地址线和8条数据线 16条地址线和16条数据线4.下列关于TTL与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻门关态时输出电阻比开态时大 两种状态都没有输出电阻5.以下各种ADC中，转

2、换速度最慢的是 并联比较型 逐次逼进型 双积分型 以上各型速度相同6. 关于PAL器件与或阵列说法正确的是 只有与阵列可编程 都是可编程的 只有或阵列可编程 都是不可编程的7. 当三态门输出高阻状态时，输出电阻为 无穷大 约100欧姆 无穷小 约10欧姆8.通常DAC中的输出端运算放大器作用是 倒相 放大 积分 求和9. 16个触发器构成计数器，该计数器可能的最大计数模值是 16 32 162 21610.一个64选1的数据选择器有（ ）个选择控制信号输入端。 6 16 32 64二、填空题（把正确的内容填在题后的括号内。每空1分，共15分。）1已知一个四变量的逻辑函数的标准最小项表示为，那么

3、用最小项标准表示 ，以及 ，使用最大项标准表示 ，以及 。2具有典型实用意义的可编程逻辑器件包括 ， ， ， 。3为了构成4K16bit的RAM，需要 块1K8bit的RAM，地址线的高 位作为地址译码的输入，地址译码使用的是 译码器。4在AD的量化中，最小量化单位为，如果使用四舍五入法，最大量化误差为 ，如果使用舍去小数法，最大量化误差为 。5如果用J-K触发器来实现T触发器功能，则T,J,K三者关系为 ；如果要用J-K触发器来实现D触发器功能，则D,J,K三者关系为 。三、 简答题（每小题5分，共10分）1用基本公式和定理证明下列等式：2给出J-K触发器的特征方程，状态转移真值表，状态转移

4、图。四、 分析题（25分）18选1数据选择器CC4512的逻辑功能如表4.1所示。试写出图4.1所示电路输出端F的最简与或形式的表达式。（9分）表4.1 CC4512功能表ISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70001高阻2. 如图4.2电路由CMOS传输门构成。试写出输出端的逻辑表达式。（8分）3 试分析图4.3所示时序电路。（8分）(1) 该电路是同步的还是异步的？(2) 列出状态转移表和画出状态转移图，并说明电路的逻辑功能。五、设计题（30分）1 设计一个PLA形式的全减器。设A为被减数，B

5、为减数，C为低位借位，差为D，向高位的借位为CO。完成对PLA逻辑阵列图的编程。（10分）2 试用555定时器设计一个多谐振荡器，要求输出脉冲的振荡频率为500 Hz，占空比等于60，积分电容等于1000 pF。（10分）（1）画出电路连接图；（2）画出工作波形图； （3）计算R1、R2的取值。3 用中规模集成十六进制同步计数器74161设计一个13进制的计数器。要求计数器必须包括状态0000和1111，并且利用CO端作13进制计数器的进位输出。74161的功能表如下，可以附加必要的门电路（10分）74161功能表输入输出RDLDETEPCPD0D1D2D3Q0Q1Q2Q30000010d0d

6、1d2d3d0d1d2d31111计数110保持,CO=01110保持 图5.2关闭提示 关闭试题B一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题2分，共20分）1. 将十进制数（3.5）10转换成二进制数是 11.11 10.11 10.01 11.102. 函数的结果是 3. 一片2k16存储容量的只读存储器（ROM），有 个字节2000 4000 2048 40964. 下列关于TTL与非门的输出电阻描述中，正确的是 门开态时输出电阻比关态时大 两种状态都是无穷大输出电阻门关态时输出电阻比开态时大 两种状态都没有输出电阻5. 在ADC工作过程中，包括

7、保持a，采样b，编码c，量化d四个过程，他们先后顺序应该是 abcd bcda cbad badc6. 第一种具有实用意义的可编程器件是 PAL GAL CPLD FPGA7. 可以直接现与的器件是 OC门 I2L门 ECL门 TTL门8. 一个时钟占空比为1：4，则一个周期内高低电平持续时间之比为 1：3 1：4 1：5 1：69. 一个二进制序列检测电路，当输入序列中连续输入5位数码均为1时，电路输出1，则同步时序电路最简状态数为 4 5 6 710. 芯片74LS04中，LS表示 高速COMS 低功耗肖特基 低速肖特基 低密度高速二、填空题（把正确的内容填在题后的括号内。每空2分，共30

8、分。）1. 如图1所示电路，有。当输入电压时，输出电压为 ，当输入电压时，输出电压为 。图12、对于同步计数器74161，如果输入时钟是周期方波，在正常计数时，进位输出保持高电平的时间为 个周期。34位DAC中，基准电压=10V，D3D2D1D0=1010时对应的输出电压为 。4D触发器的状态方程为 ；如果用D触发器来实现T触发器功能，则T、D间的关系为 ；如果要用D触发器来实现J-K触发器功能，则D,J,K三者关系为 。5为了构成8K32bit的RAM，需要 块2K8bit的RAM，地址线的高位作为地址译码的输入。6. PAL由 阵列， 阵列和 单元构成，其中， 阵列是可编程的。7. 要构成

9、17进制计数器最少需要 个触发器。8由555定时器构成的单稳触发器，输出脉宽TW 。三、分析题（共30分）1. 已知七段数码管为共阴数码管，译码器为图2所示，输入是09的四位8421BCD码（），为了使数码管显示出相应输入，则给出译码器7段输出（）真值表，如果使用四位地址线的PROM实现该功能，画出阵列图。（7分）图 22. 通过时序图分析如图3电路的功能，已知输入是周期方波。（7分）图33. 分析图4所示时序电路。（8分）(1) 该电路是同步的还是异步的？(2) 列出驱动方程，状态方程，输出方程 ，状态转移表和画出状态转移图。图44. 给出如图5所示电容正反馈多谐振荡器在充电和放电阶段的等效

10、电路图。（8分）图 5四、设计题（每题10分，共20分）1. 利用一片二-十进制译码器，接成一位全减器（即一位带借位输入的二进制减法电路），可以附加必要的门电路（A为被减数，B为减数，CI为借位输入，F为差，CO为借位输出）2设计一个同步时序电路，只有在连续两个或者两个以上时钟作用期间两个输入信号X1和X2一致时，输出才为1，其余情况输出为0。试题 D选择题（18分）1下列说法正确的是（ ）a. 2个OC结构与非门线与得到与或非门。 b. 与门不能做成集电集开路输出结构c. 或门不能做成集电集开路输出结构 d. 或非门不能做成集电集开路输出结构2下列说法正确的是（ ）a. 利用三态门电路只可单

11、向传输b三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c.三态门是普通电路的基础上附加控制电路而构成。d.利用三态门电路可实现双向传输3TTL反相器输入为低电平时其静态输入电流约为（）a100mA b5mA c1mA d500mA4下列等式不正确的是（ ）a.=+ b. (A+B)(A+C) =A+BCc. A( )=A+ d. AB+C+BC=AB+C5下列等式正确的是（ ）a. A+AB+B=A +B b. AB+ A=A+ c. A( )=A+ d. A=6下列描述不正确的是（ ）aD触发器具有两个有效状态，当Q=0时触发器处于0态b移位寄存器除具有数据寄存功能外还可构成计数器

12、c主从JK触发器的主触发器具有一次翻转性 d边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3 Q2 Q1为“110”，请问时钟作用下，触发器下一状态为（ ）图1 a“101” b“010” c“110” d“111”8、下列描述不正确的是（ ）a译码器、数据选择器、EPROM均可用于实现组合逻辑函数。b寄存器、存储器均可用于存储数据。c将移位寄存器首尾相连可构成环形计数器d上面描述至少有一个不正确9下列描述不正确的是（ ）aEEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便b右图所示为由555定时

13、器接成的多谐振荡器cDAC的含义是数-模转换、ADC的含义是模数转换d上面描述至少有一个不正确二 判断题（9分）1两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（ ）2在优先编码器电路中允许同时输入2个以上的编码信号（ ）3利用三态门可以实现数据的双向传输。（）4有些OC门能直接驱动小型继电器。（）5构成一个5进制计数器需要5个触发器（ ）6 RS触发器、JK触发器均具有状态翻转功能（ ）7 当时序逻辑电路存在有效循环时该电路能自启动（ ）8 施密特触发器电路具有两个稳态，而单稳态触发器电路只具有一个稳态（ ）9可用ADC将麦克风信号转换后送入计算机中处理时（ ）三计算题

14、（8分）1、在图1的反相器电路中，Vcc=5V,VEE=-10V,Rc=2K,R1=5.1K,R2=20K,三极管的电流放大系数=30，饱和压降VCE(sat0=0.1V,输入的高低电平分别为V1H=5V、V1L=0V,计算输入高、低电平时对应的输出电平。图32已知一个8位权电阻DAC输入的8位二进制数码用16进制表示为40H，参考电源UREF=-8V，取转换比例系数为1。求转换后的模拟信号由电压UO四分析题（24分）1 用卡诺图法将下列函数化为最简与或式1）、Y=+B+ABC2)、Y(A,B,C,D)= ,给定的约束条件为m0+ m1+m2+m4+m8=0 2分析下面的电路并回答问题（触发器

15、为TTL系列）图4（1） 写出电路激励方程、状态方程、输出方程（2） 画出电路的有效状态图（3） 该电路具有什么逻辑功能五应用题（41分）1分析图5所示电路，写出输出Z的逻辑函数式。并用卡洛图法化简为最简与或式。8选1数据选择器CC4512的功能表如下A2A1A0Y000D0001D1010D2011D3100D4101D5110D6111D72 3-8译码器74LS138的真值表如下：序号输 入输 出ABC0000011111111000101111112001110111113001111011114010111101115010111110116011111111017011111111

16、10请利用38译码器和若干与或非门设计一个多输出的组合逻辑电路。输出的逻辑式为：Z1=A+BC+ACZ2=B+ACZ3=B+ABC3 74LS161逻辑符号及功能表如下（1）假定161当前状态Q3 Q2 Q1Q0为“1101”请问在几个CP作用下，CO信号将产生下降沿？（2）请用置数法设计一个七进制记数器（可附加必要的门电路）并画出状态图4试分析上图所示电路中输入信号UI的作用并解释电路的工作原理555定时器的功能表UI1 UI2 输出UO TD状态 0 11110 导通0 导通1 截止保持 保持1 截止试题E一、选择题（从每小题的四个备选答案中，选出一个正确答案，并将其号码填在括号内，每小题

17、2分，共20分）1下列四个数中，与十进制数（163）10不相等的是（ ）A、(A3)16 B、（10100011）2 C、（000101100011）8421BCD D、（203）82N个变量可以构成多少个最大项（ ）A、N B、2N C、2N D、2N-13下列功能不是二极管的常用功能的是（ ）A、检波 B、开关 C、放大 D、整流4关于器件74LS02中，LS是指（ ） A、低电压，肖特基 B、低速度，肖特基 C、低功耗，肖特基 D、低电压，低速度5译码器的输入地址线为4根，那么输出线为多少根（ ）A、8 B、12 C、16 D、206用或非门构成钟控R-S触发器发生竞争现象时，输入端的变

18、化是（ ）A、0011 B、0110 C、1100 D、10017一个4K赫兹的方波信号经4分频后，下列说法错误的是（ ）A、频率变为1K赫兹 B、周期为2103秒C、信号频带宽度变小 D、模4同步计数器有4个有效状态8用PROM来实现组合逻辑电路，他的可编程阵列是（ ）A、与阵列 B、或阵列 C、与阵列和或阵列都可以 D、以上说法都不对9A/D转换器中，转换速度最高的为( )转换A、并联比较型 B、逐次逼近型 C、双积分型 D、计数型10MAXPLUS-II是哪个PLD厂家的PLD开发软件（ ）A、Lattice B、Altera C、Xilinx D、Actel二、填空题（把正确的内容填在

19、题后的括号内。每小题3分，共15分。）1存储器按存取方式可分为三类，即： ， ， 2设4位逐次逼近型A/D转换器的电压转换范围为0-15V，采用四舍五入法量化，模拟输入电压为8.59V，转换的逼近过程是（其中括号中用表示保留，表示不保留） ( ) ( ) ( ) ( ) 3时序电路中的时序图的主要作用是： ， 4施密特触发器在波形整形应用中能有效消除叠加在脉冲信号上的噪声，是因为它具有什么特性？ 5既能传送模拟信号，又能传送数字信号的门电路是 三、简答题（每小题5分，共10分）1请写出RS、JK、D、T触发器的状态转移方程，并解释为什么有的触发器有约束方程。2请回答两个状态等价的条件是什么？四

20、、分析题（25分）1.分析如图由3线-8线译码器74LS138构成的电路，写出输出Si和Ci的逻辑函数表达式，说明其逻辑功能。（6分）2.问图示电路的计数长度N是多少？能自启动吗？画出状态转换图。（7分）JK功能00置0-左移01保持-左移10取反-左移11置1-左移3.分析如图电路，列出状态转换图，说明它的功能。其中74195为集成移位寄存器器，为移位和同步置数控制端，为异步清零端，J和为工作方式控制端，控制功能表如下。（12分）五、设计题（30分）1 8选1数据选择器CC4512的逻辑功能如表所示，电路符号如图所示。用CC4512和最少的门电路产生如下逻辑函数，要求变量ABC分别对应于A2A1A0输入管脚，画出降维图和电路连接图。（15分）CC4512功能表DISINHA2A1A0Y00000D000001D100010D200011D300100D400101D500110D600111D70101高阻2用上升沿JK触发器设计一个按自然态序进行计数的可控模值同步加法计数器，当M=0时为7进制，当M=1时为5进制。（15分）