集成电路设计学习思考题参考答案.docx
《集成电路设计学习思考题参考答案.docx》由会员分享，可在线阅读，更多相关《集成电路设计学习思考题参考答案.docx（16页珍藏版）》请在冰豆网上搜索。
集成电路设计学习思考题参考答案
集成电路设计学习思考题参考答案
参考答案
一、概念题：
1、微电子学：
主要是研究电子或离子在固体材料中的运动规律及应用，并利用它实现信号处理功能的科学，是电子学的分支，其目的是实现电路和系统的集成，这种集成的电路和系统又称为集成电路和集成系统。
2、集成电路：
（IntegratedCircuit，缩写为IC）是指通过一系列特定的加工工艺，将多个晶体管、二极管等有源器件和电阻、电容器等无源器件，按照一定的电路连接集成在一块半导体单晶片（如硅或GaAs等）或者说陶瓷等基片上，作为一个不可分割的整体执行某一特定功能的电路组件。
3、综合：
从设计的高层次向低层次转换的过程，它是在给定了电路应实现的功能和实现此电路的约速条件（如速度、功耗、成本、电路类型等），找到满足上述要求的目标结构的过程。
如果是靠人工完成，通常简单地称之为设计；而依靠EDA工具自动生成，则称之为综合。
4、模拟验证：
指对实际系统加以抽象，提取其模型，输入计算机，然后将外部激励信号施加于此模型，通过观察模型在激励信号作用下的反应，判断该系统是否实现预期的功能。
5、计算机辅助测试（CAT）技术：
把测试向量作为测试输入激励，利用故障模拟器，计算测试向量的故障覆盖率，并根据获得的故障辞典进行故障定位的技术。
6、图形转换技术：
是指将掩膜板上设计好的图形转移到硅片上的技术，包括光刻与刻蚀技术。
7、薄膜制备技术：
指通过一定的工序，在衬底表面生产成一层薄膜的技术，此薄膜可以是作为后序加工的选择性的保护膜，作为电绝缘的绝缘膜，器件制作区的外延层，起电气连接作用的金属膜等。
8、掺杂：
是指将需要的杂质掺入特定的半导体区域中以达到改变半导体电学性质，形成PN结、电阻、欧姆接触等各种结构的目的。
9、系统功能设计：
是最高一级的设计，主要是指根据所设计系统的要求（包括芯片的功能、性能、尺寸、功耗等），进行功能划分和数据流、控制流的设计，完成功能设计。
10、逻辑设计：
是指确定满足一定逻辑功能的由逻辑单元组成的逻辑结构，其输出一般是网表和逻辑图。
11、电路设计：
是指根据所要求的电路性能，例如：
速度、功耗、电源电压、逻辑操作类型、信号电平的容限、电路工作频率、放大倍数等确定电路的结构和各元器件的参数；同时应考虑工艺上可能发生的偏差和使用时温度的变化等，使设计的电路仍然能达到规定的性能。
12、版图设计：
是根据逻辑与电路功能和性能要求以及工艺条件的限制（如：
线宽、间距、制版设备所允许的基本图形等），设计集成电路制造过程中必需的光刻掩膜版图。
版图设计与集成电路制造工艺技术紧密相连，是集成电路设计的最终目标。
13、全定制法：
是一种基于晶体管级的设计方式。
设计者使用版图编辑工具，从晶体管的版图尺寸，位置及互连线开始设计。
要求设计者对电路、逻辑、结构等各个层次进行精心的设计。
14、定制法（又称库单元法）：
是一种基于事先精心设计并存在单元库中的单元电路而设计的方法。
在设计时，设计者根据电路要求，从库中调出所需单元电路和压焊块，进行自动布局和布线，最后得到被设计电路的掩膜版图。
15、模块编译法：
它是一种基于全自动的设计方法，先对设计模块的性能进行描述，再通过编译直接得到该电路的掩膜版图。
16、逻辑单元阵列法：
又被称为FPGA（现场可编程门阵列），是主要的在系统可编程技术实现的物理基础。
它是直接可以从市场上购得FPGA产品，经设计人员通过开发工具对其进行“编程”来实现特定的逻辑功能。
它内部配置有：
可编程的逻辑功能模块，可编程的连续资源和可编程输入/输出功能模块。
17、逻辑扇出：
指电路与之连接的全同反相器负载的数目为电路的扇出。
电路能驱动最多的全同反相器的数目，称为最大扇出数。
18、4：
1反向器尺寸设计规则：
在NMOS反相器设计时，为使反相器转移特性曲线具有好的对称性种好的噪声容限，上、下两晶体管的几何尺寸比
的比例是一个优化值。
常称为反相器的4:
1规则，M2称上拉晶体管，使高电平接近VDD，M1下拉晶体管，使低电平接近于0V。
二、填空题：
1、要制造一块集成电路，需要经过集成电路设计、掩膜版制造、原始材料制造、芯片加工、封装、测试等几道工序。
2、典型双极性工艺制造芯片主要包括的三类关键技术：
图形转换技术、薄膜制造技术、掺杂技术。
3、光刻包括：
光刻胶、掩膜板、光刻机三要素。
4、集成电路设计过程：
主要包括系统功能设计、逻辑、电路设计、版图设计等。
集成电路设计的最终输出结果是掩膜版图，通过制版和工艺流片可以得到所需要的集成电路。
5、恒流源电路在模拟集成电路中应用极为广泛，它的主要用途有二个：
一是用作有源负载；二是给电路中各个晶体管以稳定的正确的工作点。
6、集成运放的内部电路组成原理框图如下图所示
，请填入个模块的功能。
三、电路分析：
1、如右图是运算放大器输出端的一种保护电路，
试对其工作原理作出定性分析。
答：
右图是三极管保护电路，由T3，T4，
Re1，Re2组成，T3，T4是保护三极管，Re1，
Re2为取样电阻，保护原理与二极管基本相同，
正向工作时，如某原因使Re1过流Ie1↑，
当Ie1Re1=Vbe3时，T3管导通，T3管即分流
了T1管基极驱动电流，使T1管的电流Ie1↓，
因此通过T1管的电流被限制在：
同理，负向工作时，通过T2管的电流被限制在：
。
2、分析下图中以a、b为输入端，x为输出端时的电路功能。
（2）
（1）
分析：
对图
（1）分析：
对图
（2）
输入
M1
M2
x
M3
输出
x
b
a
0
0
止
止
H
通
1
0
1
止
通
L
止
0
1
0
通
止
L
止
0
1
1
通
通
L
止
0
输入
M1
M2
x
M3
输出
x
b
a
0
0
止
止
H
通
1
0
1
止
通
H
通
1
1
0
通
止
H
通
1
1
1
通
通
L
止
0
2、分析下图中以a、b为输入端，x为输出端时的电路功能。
（2）
（1）
分析：
对图
（1）分析：
对图
（2）
输入
M2
M1
M4
M3
输出
x
b
a
0
0
止
止
通
通
1
0
1
止
通
通
止
0
1
0
通
止
止
通
0
1
1
通
通
止
止
0
输入
M2
M1
M4
M3
输出
x
b
a
0
0
止
止
通
通
1
0
1
止
通
通
止
1
1
0
通
止
止
通
1
1
1
通
通
止
止
0
四、简答题：
1、试简述评价集成电路的主要性能指标及其含义。
答：
主要性能：
集成度、集成电路的功耗延迟积（优值）、特征尺寸。
集成度：
每块集成电路芯片中包含的元器件数目；
优值：
（功耗延迟积）：
是指电路的延迟时间与功耗相乘，该参数是衡量集成电路性能的重要参数。
功耗延迟积越小，即集成电路的速度越快或功耗越低，性能越好。
特征尺寸：
通常是指集成电路中半导体器件的最小尺度，如MOSFET的最小沟道长度或双极晶体管中最小基区宽度，这是衡量集成电路加工和设计水平的重要参数。
特征参数越小，加工精度越高，可能达到的集成度越大，性能越好。
2、试简述集成电路设计规划的内容。
答：
集成电路设计规划的内容是：
在考虑器件正常工作的条件下，根据实际工艺水平（包括光刻水平、刻蚀能力、对准容差等）和成品率的要求，给出一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。
3、试简述集成电路的设计思路及其含义。
答：
集成电路的设计思路：
分层分级设计和模块化设计。
模块化设计：
把一个集成电路看作是由许多相关模块（或称单元）组成的。
分层分级设计：
将一个复杂集成电路系统的设计问题分解为单元复杂性较低的设计级别，而且这个级别还可以再分解到单元复杂性更低的设计级别；这样一直继续到使最终的设计级别的单元复杂性足够低，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
4、试简述数字集成电路延迟的含义。
答：
数字电路的延迟主要由两部分组成：
门延迟和互连线延迟。
门延迟：
信号从逻辑门的输入传送到同一门的输出所需的时间，是决定诸如TTL类和NMOS类的逻辑能力的最重要参数。
互连线的延迟：
集成电路内部门到门的连接线延迟，数字系统内部的集成电路的封装连接延迟，印制线路板连接以及底板背面——正面的连接造成的延迟。
五、计算题：
1、有源电阻分压器，如右图表示用一个
n沟MOS有源电阻和一个p沟MOS有源
电阻产生一个直流电压Vout。
若VDD=5V，
VSS=-5V，I=50μA。
求Vout=1V时，
M1和M2的W/L比值。
图有源电阻分压器
设VTN=+0.75V，VTP=-0.75V；
K’N=24μA/V2,K’P=8μA/V2。
解：
两管的衬底都分别接到它们的源极以使它们的体效应不产生影响。
由于VGD=0，两管都处于饱和状态。
因为流过两管的电流必须相同，又电压VDS1和VDS2已经给定，依：
2、右图为一种开关电容实现集成电路电阻设计
的电路图。
设开关频率为fS=100KHZ，要模拟一
只10MΩ的电阻，求电容器的电容？
解：
当时钟φ为高电平时，MOS管M1导通，而
φ为低电平，M2截止。
这时电容C1通过开关管
M1存储电荷，其电荷量为Q1=C1V1；
当时钟φ为低电平时，M1截止，M2导通，电容C1上储存的电荷通过M2向V2端传送。
这样在一个时钟周期内，从V1端径电容C1向V2端传送的电荷量为
△Q=C1（V1-V2）
则单位时间内，由V1端送到V2端的平均电荷量，即电流的大小为：
式中：
TS为时钟信号φ的周期。
则V1V2两端之间可以等效为一个电阻器，其阻值大小为：
将已知数据代入上式，的C1=1Pf。
3、右图为一种开关电容实现集成电路电阻设计
的电路图。
设开关频率为fS=50KHZ，要模拟一
只20MΩ的电阻，求电容器的电容？
解：
当驱动时钟φ为高电平时，开关S1闭合，
S2断开，这时电容器清零。
当时钟φ为低电平时，S1断开，S2闭合，电容C1充电到（V1－V2），故电容C1存储的电荷量为：
Q=C1（V1－V2），
则在时钟φ的一个周期内，从V1端流到V2端的平均电流为：
相应的等效电阻Req为：
将已知数据代入上式，的C1=1Pf。
4、如右图是基本恒流源电路，这种恒流源
也叫做“电流镜”它是由两个配对晶体管
T1，T2构成，设两个晶体管完全对称，前
向压降VBE1=VBE2，电流放大系数β1=β2，
Ir为参考电流，Io为恒流源输出电流。
请导出它们之间的关系；当β1=β2=100时，输出电流Io与参考电流Ir的之间的相对误差。
解：
当β=100时，代入上式得相对误差为2%。
5、电阻比例型恒流源电路如下图，图中T1，T2射极接上两个电阻R1，R2，即构成了比例型恒流源电路。
试推导输出电流Io和参考电流Ir之间的关系式。
答：
在右图中，改变R1与R2比值，即可改变输出电流Io和参考电流Ir之比。
由图可以写出：
电阻比例型恒流源
设T1，T2两个管发射区面积设计相同，工艺上实现单位面积反向漏电流也相同，即Ies1=Ies2，则可以得出
比较上面两式可得
可见，输出电流Io和参考电流Ir之间的关系可由R2和R1的比值来决定，因此灵活性大，这种恒流源还有温度补偿作用，如当温度上升时，VBE1下降，同时VBE2也下降，减小了输出电流Io上升。
6、小电流恒流源电路。
在集成运放中，参考电流Ir通常是由主偏置电流源提供，电流一般较大，如输出电流Io要求很小的情况时，需要用小电流恒流源来实现，如图下所示。
这种恒流源也称widlar恒流源。
试推导输出电流Io和参考电流Ir之间的关系式。
答：
由右图和晶体管发射极总电流和发射极电压关系可得：
小电流恒流源
设T1与T2管子完全对称，则有Ies1=Ies2
只要给定参考电流Ir和设定输出电流Io，则可算出电阻R1值，这种恒流源设计方便灵活，在固定的参考电流下，只要改变R1值，就可以得出不同的输出电流Io；同时当Ir受电源电压波动影响时，Io变化很小，Io较稳定。
六、设计题（使用ABEL_HDL语言设计）
1、用真值表描述方式，设计一个4-2线编码器，并编写测试向量文件。
MODULECODER24
TITLE'CODER24'
I3,I2,I1,I0PIN;
O1,O0PINISTYPE'COM';
TRUTH_TABLE
（[I3,I2,I1,I0]->[O1,O0]）
[0,0,0,1]->[0,0];
[0,0,1,0]->[0,1];
[0,1,0,0]->[1,0];
[1,0,0,0]->[1,1];
END
4-2线编码器的测试向量文件：
MODULECODER24
TITLE'CODER24'
I3,I2,I1,I0PIN;
O1,O0PINISTYPE'COM';
X=.X.;
TEST_VECTORS
（[I3,I2,I1,I0]->[O1,O0]）
[0,0,0,1]->[X,X];
[0,0,1,0]->[X,X];
[0,1,0,0]->[X,X];
[1,0,0,0]->[X,X];
END
2、用逻辑方程描述方式，编写设计一个3-8译码器的程序。
MODULECODE38
TITLE'CODE38'
A1,A2,A3PIN;
Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7PINISTYPE'COM';
EQUATIONS
Y0=!
（!
A3&!
A2&!
A1）;
Y1=!
（!
A3&!
A2&A1）;
Y2=!
（!
A3&A2&!
A1）;
Y3=!
（!
A3&A2&A1）;
Y4=!
（A3&!
A2&!
A1）;
Y5=!
（A3&!
A2&A1）;
Y6=!
（A3&A2&!
A1）;
Y7=!
（A3&A2&A1）;
END
3、十进制计数器的设计
MODULEcount10
CP,RPIN;
Q3..Q0PINISTYPE‘REG’;
COPINISTYPE‘COM’;
Q=[Q3..Q0];
EQUATIONS
Q.CLK=CP;
Q.AR=R;
WHEN（Q==9）&!
RTHEN{Q:
=0;CO=1;}
ELSE{Q:
=Q+1;CO=0;}
END
升级会员 