数字电子技术实验讲义电13.docx
《数字电子技术实验讲义电13.docx》由会员分享，可在线阅读，更多相关《数字电子技术实验讲义电13.docx（43页珍藏版）》请在冰豆网上搜索。
数字电子技术实验讲义电13
数字电子技术
实验指导书
杨延宁编
延安大学信息学院
2015年5月
前言
数字电路是一门理论性和技术性都较强的技术基础课,实验是本课程的重要教学环节,必须十分重视。
本实验讲义是为通信工程专业学生作数字电路实验而设计和编写的。
编写时考虑了本专业的现行计划学时、所用教材内容及后续课程内容等。
本讲义编写了八个实验,每个实验计划用时180分钟。
一、数字电路实验目的
1、验证、巩固和补充本课程的理论知识,通过理论联系实际,进一步提高分析和解决问题的能力。
2、了解本课程常用仪器的基本原理、主要性能指标,并能正确使用仪器及熟悉基本测量方法。
3、具有正确处理实验数据、分析实验结果、撰写实验报告的能力,培养严谨、实事求是的工作作风。
二、实验准备要求
实验准备包括多方面,如实验目的、要求、内容以及与实验内容有关的理论知识都要做到心中有数,并要写好预习报告。
预习报告可以简明扼要地写一些要点,而不需要按照什么格式,只要自己能看懂就行。
内容以逻辑图与电路图（连线图）为主,附以文字说明或必要的记录实验结果图表。
在预习报告中要求将逻辑图与连线图同时画出，这是因为，只有逻辑图则不利于连接线路，而只有连线图则反映不出电路逻辑图。
在实验过程中一旦出了问题,不便进行理论分析。
特别当电路较复杂时还应将逻辑图与连线图结合起来。
三、数字电路实验中的常见故障及排除
数字电路实验过程的第一步,一般都是连接线路,当线路连接好后,就可以加电进行试验。
若加电后电路不能按预期的逻辑功能正常工作,就说明电路有故障,产生故障的原因大致有以下几个方面:
1、电路设计错误。
2、布线错误。
3、集成块使用不当或功能不正常。
4、接触不良。
5、电源电压不符合要求。
在我们的实际实验过程中,故障最多的情况当属接触不良和布线错误。
为了使实验能顺利进行,减少出现故障的可能性,实验过程必须做到仔细、认真、有步骤地进行。
并注意以下几点:
1、插集成元件时,应注意校准其所有引脚,使其端、直、等距。
然后慢慢插入实验板,以免用力过猛而折断或弯曲集成元件的引脚。
并注意集成元件方向,以免倒插。
双列直插式集成元件一端具有半圆形定位标记,其下方为第1引脚,上方为最后一个引脚,引脚序号以逆时钟方向递增。
2、在布线之前,最好先对实验所用集成元件进行逻辑功能测试,这样就可以避免在实验中因元件功能不正常而产生电路工作不正常。
实际上预先检查元件的逻辑功能并不需花费多少时间。
3、布线所用导线为单芯直径约0.6nm的导线,布线时注意导线不要垮接在集成元件的上面,也不要使其交叉连接在空中搭成网状,而应使导线贴近实验板连接,沿水平和垂直两个正交方向走向。
4、布线时应有顺序地进行,以免漏接。
连接时,首先连接固定电平的引脚,如电源正负极、门的多余输入端、工作过程中保持高电平或低电平的置位、复位和选通端等。
然后再按照信号流向顺序依次布线。
5、对于使用集成元件较多的大型实验,应分块连接，调试,最后总体连接。
在实验电路设计正确的情况下,布好线又经检查后,一般出问题的机率是不多的。
并且数字电路中的故障一般比模拟电路中的故障较易检查和排除。
对于实验中出现的故障进行排除时,要保持头脑冷静,有分析地逐步进行,避免抱着侥幸心理乱碰,或在几分钟内找不到故障所在,则束手无策,甚至把连线全部拨掉,从头开始,这样太浪费时间。
下面推荐两种排除故障的方法:
１、逻辑分析法。
接通电源后,置电路于初始状态,并用单步工作方式给电路输入信号,观察电路工作情况,如有问题,则不要急于检查,而应继续给电路以不同的输入,记录电路的输出或状态。
由此可得电路的一张真值表或状态转换表。
然后与正确的情况进行比较分析,从而判断故障的
性质、原因及所在位置。
2、逐级追查法。
逐级追查法即根据电路的逻辑图顺序检查各级的输入与输出。
其方向既可以由输入至输出逐级检查,也可以由输出到输入逐级检查。
目录
实验一组合逻辑电路设计（SSI）．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验二编码器与译码器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验三全加器及其应用．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验四数据选择器及应用．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验五时序电路的测试与设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验六集成计数器．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验七节日彩灯设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验八六人抢答器设计．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
附录一数字实验箱简介．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
附录二半导体集成电路型号命名法．．．．．．．．．．．．．．．．．．．．．．．．．．．
附录三集成电路引脚图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．
实验一组合逻辑电路设计（SSI）
一、实验目的
1、掌握组合逻辑电路的一般设计方法。
2、了解多输出组合逻辑电路设计技巧。
二、实验原理
逻辑电路分为组合逻辑电路和时序逻辑电路两种,组合逻辑电路设计则是各种逻辑设计的基础。
组合逻辑电路的设计步骤为：
1、根据实际命题作数学抽象列出真值表。
2、由真值表列函数表达式。
3、化简逻辑函数并根据所用的器件变换逻辑函数形式。
4、画逻辑图。
在采用小规模集成电路SSI的情况下,电路设计的最佳标准为：
1、使用的逻辑器件数要最少,这就要求逻辑函数中的项数最少。
2、逻辑网络中的连线数要最少,这就要求逻辑函数各个项的变量数要最少。
在设计多输出函数时,为了达到上述二标准,应使化简后的函数中包含更多的公共项。
三、实验仪器及材料
稳压电源一台
74LS00二块
74LS10一块
74LS86一块
74LS04一块
四、实验内容
1、设计一个将8421BCD码转换为余3BCD码的代码转换器,所用器件为一块74LS04，两块74LS00，一块74LSl0，写出设计过程，画出逻辑图、连线图,测试其功能。
2、用一块74LS86设计一个四位二进制码的原反码转换电路,输入为A：
A3A2A1Ao和控制端M,当M为0时,输出为原码A3A2A1Ao；当M为1时输出为反码
画出逻辑图、连线图，并测试其功能。
8421BCD码与余3码转换真值表
N
ABCD
EFGH
0
1
2
3
4
5
6
7
8
9
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
实验二编码器与译码器
一、实验目的
1.了解译码器、编码器的工作原理及其逻辑功能。
2.掌握译码器、编码器的扩展方法及在多输出组合函数设计中的典型应用。
二、实验仪器与器材
1.数字逻辑实验仪1台
2.数字万用表1块
3.直流稳压电源1台
4.74LS8148两块，74LS00一块，74S138两块，74S20一块
三、预习要求
1.复习编码器、译码器的工作原理。
2.熟悉编码器与译码器的扩展方法及典型应用。
3.熟悉74LS148、74LS138的外形及引脚排列。
四、实验原理
1.编码器原理
数字电路处理、存储及传输的信息是二进制码，而人们在自然界中遇到并习惯的则为非二进制信息。
因此就需要有一种将非二进制信息转化为二进制信息的电路。
给每个表示信息的符号按一定的规律赋于二进制码的过程称为编码。
如在计算机中将十进制数0～9、大小写英文字母、各种运算符和各种控制符按一定规律编为二进制码，称为ASCII码；在程控电话中，将话音信号采样、量化后编为二进制码；在各种数字测量仪表中，将被测量信号转化为二进制码，等等。
在数字系统中，编码占有很重要的地位。
实现编码功能的电路即编码器。
编码器的逻辑符号如图2-1所示。
图的左边为输入线，每一条输入线代表一个数符或字符，图的右边为输出线，全部输出线输出的每种组合对应于一条输入线上数符或字符的二进制码。
在同一时刻，编码器的m条输入线只允许其中一条线上有信号。
编码器输入端数m与输出端数n之间的关系为m≤2n。
由于编码器不允许同时两条输入线上有信号，否则会引起逻辑混乱。
为此人们设计了优先编码器。
如8线-3线优先编码器（74LS148）。
10线-4线8421BCD码优先编码器（74LS147）。
下面具体介绍8线-3线优先编码器（74IS148）
图2-2为74LS148的逻辑符号，表2-1为它的逻辑功能表。
其中
为选通输入端，
为选通输出端，
为扩展端，
和
用于扩展编码功能，所有输入端和输出端都是低电有效。
为低电时，本集成块选通，编码器正常工作，否则所有输出端均被封锁，输出高电平。
只有当本集成块选通，且无输入时，即
=0，
，
、
、
、
、
、
、
全为高电平时，
有效，说明本片无输入；当
=0，
～
只有一个为零时，
＝0表示本片有输入。
根据表3-1可得输出端函数表达式：
最后指出，优先编码器还被广泛应用于各种优先控制系统中。
如计算机中的优先中断控制电路，核电站优先报警系统等。
2.译码器原理
译码是编码的逆过程，它是将二进制码按它原意翻译成相应的输出信号。
实现译码功能的电路称为译码器，其逻辑符号如图2-3所示。
译码器输入的是二进制码，输入线数n为二进制码的位数。
输出的每条线与一组二进制码相对应，或者说每个输出函数是n个输入变量的一个最小项，故译码器有时被称为最小项发生器。
译码器输入端数n与输出端数m之间的关系为m≤2n。
在中规模集成电路中，有3线-8线译码器，4线-16线译码器，它们属于全译码，m=2n。
还有4线-10线8421BCD十进制译码器，属于部分译码。
另外，还有另一类完全不同的数字显示译码器，其MSI有BCD八段显示译码器和BCD七段显示译码器两类。
下面着重介绍3线-8线译码器74LS138，其逻辑图如图2—4所示，表2-2给出了74LS138的逻辑功能。
译码器被广泛应用于数据分配器、时钟脉冲分配器、数码显示和存储器系统的地址译码器等方面。
五、实验内容
1.用2块8线-3线优先编码器74LS148实现16线-4线优先编码器。
①画出逻辑图，说明扩展后输出为原变量还是反变量；
②画出连线图，并依此在实验板上搭线；
③输入用0-1开关，输出用LED显示。
验证电路的正确性，并做出记录。
2.用两块74LS138实现4线-16线全译码。
①画出逻辑图
②画出连线图，并依此在实验板上搭线。
③输入用0-1开关，输出用LED显示。
验证电路的正确性，并做出记录。
3.用一块74LS138和一块74LS20设计二输出组合逻辑函数，输入为三位二进制码A2A1A0，输出分别为偶函数Fe和奇函数Fo，画出逻辑图、连线图，搭线验证。
六、实验报告要求：
1.画出各实验线路图及连线图，并说明其工作原理。
2.画出验证电路正确性的数据表格，并填入实验结果数据，分析各实验结果数据，是否与理论相等。
3.回答思考题1、2。
七、思考题
1.如何将74LS148扩展为32线-5线优先编码器。
2.如何用一片74LS138实现5位地址的部分译码。
实验三全加器及其应用
一、实验目的
1.了解用SSI器件实现一位全加器的方法。
2.掌握用MSI器件实现四位全加器的方法，并掌握全加器的应用。
3.掌握MSI器件构成译码与显示的方法。
二、实验仪器及材料
1.数字逻辑实验仪1台
2.数字万用表1块
3.直流稳压电源1台
4.与非门74LS00二块、异或门74LS86一块、四位超前进位加法器74LS283二块。
三、预习要求
1.复习全加器的工作原理。
2.熟悉加法器的典型应用。
3.熟悉74LS86、74LS283的外形及引脚排列。
四、实验原理
（一）全加器
全加器的逻辑表达式为：
全加和
进位
式中A和B分别为被加数和加数，C0为低位的进位。
将S和C表达式稍加变换得：
由此画出用SSI器件实现的一位全加器如图3-1所示。
由SSI器件构成的全加器需较多的器件，连接线也较多，因而可靠性也较差，故目前广泛使用的是由MSI构成的多位全加器。
图3-2是一种超前进位的四位全加器74LS283。
图中A4、A3、A2、A1，B4、B3、B2、B1为四位二进制被加数和加数，C0为由最低位来的进位。
S4、S3、S2、S1表示各位全加器的和，C4为最高位相加后给出的进位。
（二）全加器的应用
1.由二进制全加器实现二进制减法运算
在利用加法器完成减法运算时，最通常的做法是将减数的二进制数的每一位变反（O→1，1→0）并且在最低位加1，其结果再同被减数相加。
例如要实现S1=A1-B1，可作如下变换:
用74LS283实现四位二进制加减法运算的逻辑图如图3-3所示。
若M＝1，则该图可实现四位二进制加法运算；若M＝0，则该图可实现四位二进制加法运算，请读者自行验证其正确性。
2.码制变换
利用全加器实现码制变换是很方便的。
例2-1试采用四位加法器完成余3码到8421码的转换。
很明显，对于同样一个十进制数，余3码比相应的8421码多3。
因此实现余3码到8421码的转换，只需从余3码减去3码（0011）即可。
由于0011各位变反后成1100，再加1即为1101，因此，减（0011）可以用加（1101）等效。
所以在四位全加器的A4～A1接上余3码的四位代码，B4、B3、B2、B1上接固定代码1101即可完成码制转换。
同理，也可以用74LS283实现由8421码到余3码的转换，其转换过程留给读者自己完成。
例3-2用四位二进制加法器完成一位8421BCD码加法器。
两个用BCD码表示的数字相加，并以BCD码给出其和的电路称为BCD码加法器。
当两个用8421BCD码表示的一位十进制数相加时，每个数不会大于9（l001），考虑到低位来的进位，即两个一位十进制数进行全加时，最大的和为9+9+1=19，我们知道，当两个一位BCD码相加时，如果和数超过9（1001），或者有进位，都应该对这个和数进行加6（0110）修正。
用两片74LS283和少量SSI门电路即可组成一位BCD码加法器，其逻辑图如图3-4所示。
图中片（I）加法器实现A+B，片（Ⅱ）加法器实现加6修正，四个门电路产生进位C，这个信号也就是修正控制信号。
当进位输出C=1时进行加（0110）修正。
产生十进制进位信号C=1的条件是:
（l）当C4=1时（16～19）；
（2）当S4和S3同为1时（12～15）；（3）S4和S2同为1时（10～11），如果写成表达式，则得到：
C=C4+S4S3+S4S2
（三）译码、显示电路
译码、显示电路是组合逻辑电路重要的功能部件。
本实验采用的是BCD-7段字型译码驱动器74LS248。
译码器的输入是BCD码（或8421码）。
译码器的输出为七个电平信号（a～g），将这七个电平信号加到LED显示器（BS201或BS202），即可显示出输入的十进制数。
译码、显示电路的逻辑图，如图3-5所示。
译码、显示电路在实验中可作为通用的功能部件使用。
五、实验内容及方法
1.用图3-1所示的一位全加器进行实验，输入用0-1开关，输出用LED显示。
①列表验证一位全加器真值表。
②利用该电路如何实现如下逻辑功能
（a）
（b）
2.实验箱上，图3-5实验线路已接好，加电测试其功能（随意输入1～2组BCD码，观察显示结果是否正确。
3.按图3-2及图3-5连接实验线路，C4用发光二极管显示，和用数码管显示，按表4-1的内容进行加法实验，将实验显示结果填入表中。
表3—1
A4A3A2A1
B4B3B2B1
C4
数码显示
结果转换成十进制数
0010
0101
0100
0101
1010
1101
4.按图3-3及图3-5连接实验线路，按表3-2内容进行减法实验，将实验显示结果填入表中。
表3—2
A4A3A2A1
B4B3B2B1
数码显示
0100
0010
1001
0010
5.用四位全加器实现自8421码到余3码的转换，列表验证其真值表。
6.（选做）按图3—4及图3-5完成一位8421BCD码加法器实验（和数S用数码显示器显示，进位C用LED显示），并按表3-3内容进行加法实验，将实验显示结果填入表中。
表3—3
A4A3A2A1
B4B3B2B1
进位C
和S数码显示
0101
0100
1101
0100
六、实验报告
1.画出各实验步骤的实验线路图，并说明其工作原理。
2.整理、分析各实验结果数据，是否与理论相等。
3.总结全加器在组合逻辑中的应用。
七、思考题
1.如何用2片74LS283实现8位二进制数的加减运算。
实验四数据选择器及应用
一、实验目的
1.熟悉MSI数据选择器的工作原理与逻辑功能。
2.了解数据选择器的应用。
二、实验设备与器件
1.脉冲信号发生器
2.双四选一数据选择器74LS153
3.数字逻辑实验仪1台
三、预习要求
1.了解中规模数据选择器电路的原理、逻辑功能与使用方法。
2.画出实验任务2的逻辑图，并列出需验证的真值表。
3.分析实验任务3与任务4中电路的功能。
四、实验原理
数据选择器是常用的组合逻辑部件之一。
数据选择器又称多路开关（MUX），是一个多路输入、单端（有的具有互补输出端）输出的组合逻辑网络。
其基本工作原理类似于一个单刀多掷开关，它有若干个数据输入端D0D1…，若干个控制输入端A0、A1…和一个输出端Y，在控制端加上适当的信号，即可将某一路的输入作为输出，实现多通道数据传输。
数据选择器的种类有：
74LS157—双二选一，74LS153—双四选一，74LS151—八选一，74LS150—十六选一等。
图4-1是四选一数据选择器的原理框图。
它有D0、D1、D2和D3四个输入端，可以输入四路信号，当控制端
有效时，A1和A0所加的信号符合某一编码（例如A1＝O，A0＝O）时，对应地将加到该门的信号（例如D0）送至输出端Y。
其逻辑表达式为：
中规模集成电路74LS153是一个双四选一数据选择器，其逻辑图如图4—2所示。
、
为电路选通端，A0、A1为地址控制端，同时控制两个四选一数据选择器的工作。
当
时，无论A0、A1处于什么状态，数据选择器的输出Y都等于0；当选通信号作用时（
），数据选择器正常工作。
不同型号的数据选择器除可供选择的路数不同外，有的还能同时输出互补的信号（即原码与反码），此外还有用集电极开路输出与三态输出的。
一个四选一数据选择器有四个地址码，应有两个地址输入端；八选一数据选择器有八个地址码，应有三个地址输入端，其余类推。
当控制端的编码信号选中某一地址时，就将该地址的输入信息送至输出端，数据选择器的应用很广泛，下面仅举几例说明：
1、多路信号共用一个通道（总线）传输
将多路信号送入数据选择器的各数据输入端，靠控制端信号选择，使被选中的一路信号进入公共通道（总线），实现信号的采集。
当被选择的信号路数较多时，可以将数个多路选择器组合使用。
是数据选择器最基本的使用方法。
2、变并行码为串行码
将欲变换的并行码送至数据选择器的信号输入端，使组件的控制信号按一定的编码顺序依次变化，则在输出端可获得串行码输出。
3、实现逻辑函数
（l）实现全加器逻辑
全加器是计算机的基本运算部件之一，它的和数Si及向高位的Ci的逻辑方程式为：
除可使用专门的全加器部件外，也可以用一个双四选一数据选择器来实现。
由图4—3可知，只要选其中两个变量（如A、B）作为控制信号，将另一个变量（Ci-1）按逻辑方程式的要求加至选择器的各输入端，即能实现上述全加器逻辑。
（2）实现多变量函数
由图4—3可见，用一个四选一的数据选择器很容易实现三变量逻辑函数，但应指出，以这种方式实现函数时，应将函数展成最小项之和的形式，因此对函数化简是没有意义的，依此类推，八选一数据选择器可以实现四变量逻辑函数。
当逻辑方程式中变量较多时，可以采用路数较多的数据选择器实现，也可以用路数较少的选择器配合门电路来实现。
例如，欲实现函数
从函数表达式可以看出，各乘积项均包含有A和B两个变量，可将表示式整理得：
此表达式可用4-4的电路实现。
五、实验内容
1.数据选择器的逻辑功能测试
①将双四选一数据选择器74LS153参照图4－5接线，测试其功能并填写功能表。
②将数字逻辑实验仪的脉冲信号源中固定连续脉冲4个不同频率的信号接到数据选择器4个输入端，将选择端置位，从输出端可观察到4种不同频率的脉冲信号。
图4—5
③分析上述实验结果并总结数据选择器的作用。
2.用数据选择器实现逻辑函数
用双四选一数据选择器实现下列逻辑函数，写出设计过程，画出连线图，并测试结果。
①
②
3.用74LS153构成一位全加器
用74LS153实现一位全加器的逻辑功能，74LS153的两个输出分别代表和数SI及向高位的进位数CI。
六、实验报告要求
画出实验电路，写出必要的设计过程及验证的方法，记录实验结果。
七、思考题
1.怎样用四选一数据选择器构成十六选一电路?
2.如有四个有四位二进码组成的数，依次为1（0001）、9（10001）、8（1000）和2（0010），怎样利用数据选择器和一位译码显示装置实现上述四位数字的串行显示?
实验五时序电路的测试与设计
一、实验目的
1.掌握常用时序电路分析、设计及测试方法。
2.熟悉脉冲型同步时序电路的设计与测试方法。
二、实验仪器及材料
1.数字逻辑实验仪
2.直流稳压电源
3.双踪示波器
4.数字万用表1块,
5.双J-K触发器74LS73、四D触发器74LS174各2片、二输入端四与非门74LS00、四输入端二与非门74LS20各1片。
三、预习要求
1.认真阅读实验原理与内容并分析图5-2、图5－3的逻辑功能。
2.画出设计电路逻辑图及连线图。
四、实验原理
1.时序逻辑电路的测试
对时序逻辑电路的测试，可在CP端加入合适的脉冲信号，然后用示波器观察各单元部件之间的配合是否满足要求。
例如，对图5-1所示3位二进制异步加法计数器的测试，可以采用以下几种方法：
CP
图5—1计数器的测试电路
①用示波器观察波形。
在计数器的CP端加入1kHz的脉冲信号，然后用示波器分别测试脉冲信号CP的波形及计数器的输出端Q0、Q1、Q2的波形。
②用电平显示电路显示二进制数。
在计数器的CP端加入1Hz的脉冲信号，然后用电平显示电路观察计数器的输出端Q0、Q1、Q2的状态变化。
升级会员 