全加器逻辑电路图.docx
《全加器逻辑电路图.docx》由会员分享，可在线阅读，更多相关《全加器逻辑电路图.docx（12页珍藏版）》请在冰豆网上搜索。
全加器逻辑电路图
全加器逻辑电路图
全加器英语名称为 full-adder，是用门电路实现两个二进制数相
加并求出和的组合线路，称为一位全加器。
一位全加器可以处理低位
进位，并输出本位加法进位。
多个一位全加器进行级联可以得到多位
全加器。
常用二进制四位全加器 74LS283。
一位全加器：
全加器是能够计算低位进位的二进制加法电路
一位全加器（FA）的逻辑表达式为：
S＝A⊕B⊕Cin
Co＝AB＋BCin＋ACin
其中 A,B 为要相加的数，Cin 为进位输入；S 为和，Co 是进位输
出；
如果要实现多位加法可以进行级联，就是串起来使用；比如 32
位+32 位，就需要 32 个全加器；这种级联就是串行结构速度慢，如
果要并行快速相加可以用超前进位加法，
超前进位加法前查阅相关资料；
如果将全加器的输入置换成 A 和 B 的组合函数 Xi 和 Y（S0…S3
控制）,然后再将 X,Y 和进位数通过全加器进行全加，就是 ALU 的逻
辑结构结构。
即 X＝f（A，B）
Y＝f（A，B）
不同的控制参数可以得到不同的组合函数,因而能够实现多种算
术运算和逻辑运算。
半加器、全加器、数据选择器及数据分配器
一、实验目的
1.验证半加器、全加器、数据选择器、数据分配器的逻辑功能。
2.学习半加器、全加器、数据选择器的使用。
3.用与非门、非门设计半加器、全加器。
4.掌握数据选择器、数据分配器扩展方法。
二、实验原理
1.半加器和全加器
根据组合电路设计方法,列出半加器的真值表,见表 7。
逻辑表达式
为：
S =AB + AB= A⊕B
C = AB
半加器的逻辑电路图如图 17 所示。
用两个半加器可组成全加器,原理图如图 18 所示。
在实验过程中,我们可以选异或门 74LS86 及与门 74LS08 来实现
半加器的逻辑功能；也可用全与非门如 74LS00、反相器 74LS04 组
成半加器。
这里全加器不用门电路构成,而选用集成的双全加器
74LS183。
其管脚排列和逻辑功能表分别见图 19 和表 4.9 所示
（a）用异或门组成的半加器（b）用与非门组成的半加器
图 17 半加器逻辑电路图
图 18 由二个半加器组成的全加器
图 19 74LS183 双全加器管脚排列图
2.数据选择器和数据分配器
数据选择器又叫多路开关,其基本功能相当于单刀多位开关,其集
成电路有“四选一”、“八选一”、“十六选一”等多种类型。
这里
我们以“八选一”数据选择器 74LS151 为例进行实验论证。
数据分配器,实际上其逻辑功能与数据选择器相反。
它的功能是使
数据由 1 个输入端向多个输出端中的某个进行传送,它的电路结构类
似于译码器。
所不同的是多了一个输入端。
若选择器输入端恒为 1,
它就成了上一实验的译码器。
实际上,我们可以用译码器集成产品充
当数据分配器。
例如,用 2-4 线译码器充当四路数据分配器,3–8 线译
码器充当八路数据分配器。
就是将译码器的译码输出充当数据分配器
输出,而将译码器的使能输入充当数据分配器的数据输入。
三、实验内容与步骤
1.半加器、全加器
（1）根据组合电路设计方法,列出半加器的逻辑功能表,见表 7。
由异或门 74LS86 和与门 74LS08 组成半加器,半加器的实验电路图如
图 20 所示。
74LS86 的管脚排列图见图 21 所示（74LS08 管脚排列
图见门电路实验的图 2）。
将 74LS86、74LS08 集成片插入 IC 空插座中,按实验电路图 20
接线,进行半加器逻辑功能验证。
实验时输入端 A、B 接输入信号,输出端 S、C 接发光二极管 LED,
观察和数与进位数,并记录。
（2）全加器逻辑功能验证：
本实验中全加器不用门电路构成,而
选用集成的双全加器 74LS183。
将 74LS183 集成片插入 IC 空插座
中验证其逻辑功能与表 8 中结果进行比
较。
图 20 用异或门组成的半加器实验电路图
图 21 74LS86 管脚排列图
表 7 半加器逻辑功能表
输 入
A B
0 0
0 1
和
S
0
1
进 位
C
0
0
1 0
1 1
1
0
0
1
输 入
Ci-1 B A
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
表 8 全加器逻辑功能表
输 出
Si Ci
0 0
1 0
1 0
0 1
1 0
0 1
0 1
1 1
将全加器 74LS183 集成片插入 IC 空插座,输入端 A、B、Ci-1 分别
接逻辑开关 K1、K2、K3,输出 Si 和 Ci 接发光二极管 LED。
按全加器逻
辑功能表输入逻辑电平信号,观察输出 Si 及进位 Ci 并记录下来。
2.数据选择器和数据分配器
（1）数据选择器
将 74LS151“八选一”数据选择器插入 IC 空插座中（管脚排列
图如图 22 所示）,按图 23 接线。
其中 C、B、A 为三位地址码,S 为低
电平选通输入端,D0~D7 为数据输入端,输出 Y 为原码输出端,W 为反
码输出端。
置选通端 S 为 0 电平（即低电平）,数据选择器被选中,拨
动逻辑开关 K3~K1 分别为 000,001，…111（置数据输入端 D0~D7
分别为 10101010 或 11110000）,观察输出端 Y 和 W 输出结果,并
记录。
图 22 74LS151 管脚排列图
图 23 八选一数据选择器实验接线图
（2）数据分配器,其逻辑功能与数据选择器相反，常常用译码器
集成片充当数据分配器。
在多路分配器中用 3 线-8 线 74LS138 译码
器接成数据分配器形式,从而完成多路信号的传输。
具体实验接线见
图 24。
图 24 多路信号传输实验接线图（多路分配器）
将 74LS138 集成片插入 IC 空插座中（管脚排列图见“编码器”
图 4.27）,按图 4.46 接线。
D0~D7 分别接数据开关或逻辑开关,D'0~D'7
接 8 个发光二极管 LED 显示输出,数据选择器和数据分配器的地址码
一一对应相连,并接三位逻辑电平开关（也可用 8421 码拨码开关的 4、
2、1 三位或三位二进制计数器的输出端 QC、QB、QA）。
把数据选
择器 74LS151 原码输出端 Y 与 74LS138 的 G2A 和 G2B 输入端相连,
二个集成片的通选分别接规定的电平。
这样即完成了多路分配器的功
能验证。
置 D0~D7 为 11110000 和 10101010 两种状态,再分别两次置地
址码 A3~A0 为 0~7,观察输出发光二极管 LED 的状态,并记录。
四、实验总结
1.整理实验数据和实验线路图。
2.试用数据选择器实现全加器及比较器功能,画出具体线路图。
五、注意事项
所有实验用集成片在实验时都必须接“+5V”电源和接地。
升级会员 