内存详解大全.docx

内存详解大全.docx

《内存详解大全.docx》由会员分享，可在线阅读，更多相关《内存详解大全.docx（26页珍藏版）》请在冰豆网上搜索。

内存详解大全

一.内存概述

内存是计算机中重要的部件之一，它是与CPU进行沟通的桥梁。

计算机中所有程序的运行都是在内存中进行的，因此内存的性能对计算机的影响非常大。

内存（Memory）也被称为内存储器，其作用是用于暂时存放CPU中的运算数据，以及与硬盘等外部存储器交换的数据。

只要计算机在运行中，CPU就会把需要运算的数据调到内存中进行运算，当运算完成后CPU再将结果传送出来，内存的运行也决定了计算机的稳定运行。

内存的特点是存取速率快。

内存是电脑中的主要部件，它是相对于外存而言的。

我们平常使用的程序，如Windows操作系统、打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。

通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上，当然内存的好坏会直接影响电脑的运行速度。

二.内存分类

内存可以根据存储能力与电源的关系可以分为以下两类：

易失性存储器，非易失性存储器。

非易失性存储器（Non-volatilememory）是指即使电源供应中断，存储器所存储的数据并不会消失，重新供电后，就能够读取内存数据的存储器。

主要为RAM（Randomaccessmemory，随机访问存储器），存储单元的内容可按需随意取出或存入，且存取的速度与存储单元的位置无关的存储器。

这种存储器在断电时将丢失其存储内容，故主要用于存储短时间使用的程序。

RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。

但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用有格子的书架存放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。

对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。

让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。

如果已知这本书的编号87，那么我们首先锁定第8行，然后找到第7列就能准确的找到这本书了。

在RAM存储器中也是利用了相似的原理。

现在让我们回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的。

因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。

对于CPU来说，RAM就象是一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之相对应。

如果CPU想要从RAM中调用数据，它首先需要给地址总线发送地址数据定位要存取的数据，然后等待若干个时钟周期之后，数据总线就会把数据传输给CPU。

下面的示意图可以帮助你很好的理解这个过程。

上图中的小园点代表RAM中的存储空间，每一个都有一个唯一的地址线同它相连。

当地址解码器接收到地址总线送来的地址数据之后，它会根据这个数据定位CPU想要调用的数据所在的位置，然后数据总线就会把其中的数据传送到CPU。

上面所列举的例子中CPU在一行数据中每次知识存取一个字节的数据，但是在现实世界中是不同的，通常CPU每次需要调用32bit或者是64bit的数据（这是根据不同计算机系统的数据总线的位宽所决定的）。

如果数据总线是64bit的话，CPU就会在一个时间中存取8个字节的数据，如果每次还是存取1个字节的数据，64bit总线将不会显示出来任何的优势，我们工作的效率将会降低很多。

如果RAM对于CPU来说仅仅是一条“线”的话，还不能体现实际的运行情况。

因为如果实际情况真的是这样的话，在实际制造芯片的时候，会有很多实际的困难，特别是在需要设计大容量的RAM的时候。

所以，一种更好的能够降低成本的方法是让存储信息的“空格”排列为很多行－－每个“空格”对应一个bit存储的位置。

这样，从“线”到“矩阵”，如果要存储1024bits的数据，那么你只要使用32x32的矩阵就能够达到这个目的了。

很明显，一个32x32的矩阵比一个1024bit的行设备更紧凑，实现起来也更加容易。

请看下图：

知道了RAM的基本结构是什么样子的，我们就下面谈谈当存储字节的过程是怎样的：

上面的示意图显示的也仅仅是最简单状态下的情况，也就是当内存条上仅仅只有一个RAM芯片的情况。

对于X86处理器，它通过地址总线发出一个具有22位二进制数字的地址编码－－其中11位是行地址，另外11位是列地址，这是通过RAM地址接口进行分离的。

行地址解码器（rowdecoder）将会首先确定行地址，然后列地址解码器（columndecoder）将会确定列地址，这样就能确定唯一的存储数据的位置，然后该数据就会通过RAM数据接口将数据传到数据总线。

按照存储信息的不同，随机存储器又分为静态随机存储器（StaticRAM,SRAM）和动态随机存储器（DynamicRAM,DRAM）。

静态存储单元（SRAM）

优点：

速度快、使用简单、不需刷新、静态功耗极低；常用作Cache

缺点：

元件数多、集成度低、运行功耗大

常用的SRAM集成芯片：

6116（2K×8位），6264（8K×8位），62256（32K×8位），2114（1K×4位）

动态存储单元（DRAM）

优点：

集成度远高于SRAM、功耗低，价格也低

缺点：

因需刷新而使外围电路复杂；刷新也使存取速度较SRAM慢，所以在计算机中，DRAM常用于作主存储器。

由于DRAM存储单元的结构简单，所用元件少，集成度高，功耗低，所以目前已成为大容量RAM的主流产品。

同步动态随机存储器（SDRAM）

SDRAM是SynchronousDynamicRAM（同步动态随机存储器）的简称。

SDRAM将CPU与RAM通过一个相同的时钟锁在一起，使RAM和CPU能够共享一个时钟周期，以相同的速度同步工作。

SDRAM基于双存储体结构，内含两个交错的存储阵列，当CPU从一个存储体或阵列访问数据时，另一个就已为读写数据做好了准备，通过这两个存储阵列的紧密切换，读取效率就能得到成倍的提高。

SDRAM还有突发读/写功能。

突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输所涉及到的存储单元（列）的数量就是突发长度（BurstLengths，BL）。

这种读/写方式在高速缓存、多媒体等许多应用中非常有用。

因此SDRAM不仅可用作主存储器，在显示卡上的显存方面也有广泛应用。

非易失性存储器（Non-volatilememory）是指即使电源供应中断，存储器所存储的数据并不会消失，重新供电后，就能够读取内存数据的存储器。

主要有以下的类型：

ROM（Read-onlymemory，只读存储器），包括PROM（ProgrammableROM，可编程只读存储器），EPROM（ErasableprogrammableROM，可擦可编程只读存储器），EEPROM（ElectricallyerasableprogrammableROM，可电擦可编程只读存储器）;Flashmemory（闪存）。

ROM所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。

ROM所存数据稳定，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。

RAM易挥发性随机存取存储器，高速存取，读写时间相等，且与地址无关，如计算机内存等。

ROM只读存储器。

断电后信息不丢失，如计算机启动用的BIOS芯片。

存取速度很低，（较RAM而言）且不能改写。

由于不能改写信息，不能升级，现已很少使用。

三．内存模组

Rank和Bank

为了保证CPU的正常工作，必须一次传输完CPU在一个传输周期内所需要的数据。

而CPU在一个传输周期能接收的数据容量就是CPU数据总线的位宽，单位是bit（位）。

为了能一次存储32bit,64bit或者128bit的信息，就需要多个8bitRAM芯片组合在一起，我们称之为物理Bank（PhysicalBank，简称P-bank）：

以物理Bank来组织存储单元，每个内存物理Bank的位宽同数据总线的位宽一样。

如果将物理Bank说成是内存颗粒阵列的话，那么逻辑Bank可以看做是数据存储阵列。

内存内部是一个存储阵列，指定一个行（Row），再指定一个列（Column），就可以准确地找到所需要的单元格，这就是内存芯片寻址的基本原理。

对于内存，每个单元格可称为存储单元（Cell），而这个存储阵列就称为内存芯片的逻辑Bank（LogicalBank，简称L-Bank）。

在一个时钟周期内只允许对一个逻辑Bank进行操作，内存芯片的位宽就是逻辑Bank的位宽。

所以一般内存芯片中都是将内存容量分成几个阵列来制造，也就是说存在内存芯片中存在多个逻辑Bank。

比如16MB芯片（512Kx16Bitx2BANK）就有2个Bank。

为了和逻辑Bank区分，经常把物理Bank称为Rank,逻辑Bank简称为Bank。

Channel和Branch

一个内存通道（Channel）对应MCH芯片里的一个内存控制器，在一个内存通道上，CPU可分别寻址、读取数据。

除了以内存通道为单位位，还有跨通道的分支（Branch）。

以Intel7300芯片组为例，MCH内集成了4通道内存控制器（Channel0-3，每两个Channel组成一个Branch）。

每个通道支持一个Riser，每个Riser最多可安装8条DIMM内存。

DDR、DDR2和DDR3

DDR-DoubleDataRateSDRAM：

DDR之所以叫这个名字，是因为它能够以相同频率SDRAM的两倍来传输数据，也就是说，每时钟周期传输两次数据，它在时钟信号的上升沿和下降沿传输数据。

DDR内部的存储阵列采用64位，100MHz的核心频率，通过两条路线同步传输到I/O缓存（或者叫信号放大器），数据从缓存传输到外部控制器通过一条狭窄的总线（32bit，100MHz）。

外部总线每时钟周期传输两次数据，分别通过时钟的上升沿和下降沿传输信号实现双倍传输数据。

同时，由于2位预取（2-bitPrefetch）架构可以同存取两个bank的数据，使内部数据总线的带宽提高两倍。

结果就是，数据传输率是内部存储阵列频率的两倍。

DDR2内部存储阵列采用64位，100MHz的核心频率，通过四条传输路线同步传输至I/O缓存（因此，64位模组需要同时使用4个bank），但是数据到从缓存传输到外部控制器通过一条快速而狭窄的总线（16位，200MHz）。

外部总线仍然使用双倍传输数据的策略，使我们得到的数据传输率为400MHz。

通过4位预取（4-bitprefetch）使内部数据总线的带宽提高四倍。

结果就是，在同等核心频率下，DDR2的实际工作频率是DDR的两倍。

DDR3则通过8位预取（8-bitprefetch）达到4倍数据传输频率。

DDR

DDR同时在前沿和后沿传输数据

∙有效地倍增吞吐量

∙最大速度限制为400MHz

∙184针插槽

∙在早期xSeries服务器型号中使用

DDR2

DDR2也同时在前沿和后沿传输数据

∙比DDR耗能低

–1.8V与2.5–2.8V

∙高达800MHz的传输速率

∙240针插槽

∙在xSeries和Systemx服务器前一代产品中使用

FB-DIMM内存

结合了DDR2内存的高速内部结构

∙可扩展至192GB

∙6通道

–每通道8个DIMM

带宽6.7GBps

DDR3内存

∙DDR3内存从1H2009开始，随着x3650M2/x3550M2的转型成为市场主流

∙每个系统最多支持128GB内存（计划在2Q09提供,目前不提供）–16个插槽x8GB

∙DDR3的功耗比DDR2低30%

∙DDR3的速度几乎是DDR2的2倍

∙由于改进了FBGA封装方法，DDR3内存与DDR2相比在以下领域有所进步：

ü提高了内存密度

ü提高了信号质量

ü提高了信号完整性

ü提高了机械可靠性

ü改进了散热设计

üDDR

üDDR=DoubleDataRate双倍速率同步动态随机存储器。

严格的说DDR应该叫DDRSDRAM，人们习惯称为DDR，其中，SDRAM是SynchronousDynamicRandomAccessMemory的缩写，即同步动态随机存取存储器。

而DDRSDRAM是DoubleDataRateSDRAM的缩写，是双倍速率同步动态随机存储器的意思。

DDR内存是在SDRAM内存基础上发展而来的，仍然沿用SDRAM生产体系，因此对于内存厂商而言，只需对制造普通SDRAM的设备稍加改进，即可实现DDR内存的生产，可有效的降低成本。

üSDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输；而DDR内存则是一个时钟周期内传输两次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。

DDR内存可以在与SDRAM相同的总线频率下达到更高的数据传输率。

ü与SDRAM相比：

DDR运用了更先进的同步电路，使指定地址、数据的输送和输出主要步骤既独立执行，又保持与CPU完全同步；DDR使用了DLL（DelayLockedLoop，延时锁定回路提供一个数据滤波信号）技术，当数据有效时，存储控制器可使用这个数据滤波信号来精确定位数据，每16次输出一次，并重新同步来自不同存储器模块的数据。

DDR本质上不需要提高时钟频率就能加倍提高SDRAM的速度，它允许在时钟脉冲的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。

从外形体积上DDR与SDRAM相比差别并不大，他们具有同样的尺寸和同样的针脚距离。

但DDR为184针脚，比SDRAM多出了16个针脚，主要包含了新的控制、时钟、电源和接地等信号。

DDR内存采用的是支持2.5V电压的SSTL2标准，而不是SDRAM使用的3.3V电压的LVTTL标准。

üDDR2

üDDR2/DDRII（DoubleDataRate2）SDRAM是由JEDEC（电子设备工程联合委员会）进行开发的新生代内存技术标准，它与上一代DDR内存技术标准最大的不同就是，虽然同是采用了在时钟的上升/下降延同时进行数据传输的基本方式，但DDR2内存却拥有两倍于上一代DDR内存预读取能力（即：

4bit数据读预取）。

换句话说，DDR2内存每个时钟能够以4倍外部总线的速度读/写数据，并且能够以内部控制总线4倍的速度运行。

ü在同等核心频率下，DDR2的实际工作频率是DDR的两倍。

这得益于DDR2内存拥有两倍于标准DDR内存的4BIT预读取能力。

换句话说，虽然DDR2和DDR一样，都采用了在时钟的上升延和下降延同时进行数据传输的基本方式，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。

也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。

DDR2内存采用1.8V电压，相对于DDR标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。

üDDR2引入了三项新的技术，它们是OCD、ODT和PostCAS。

üOCD（Off-ChipDriver）：

也就是所谓的离线驱动调整，DDR2通过OCD可以提高信号的完整性。

DDR2通过调整上拉（pull-up）/下拉（pull-down）的电阻值使两者电压相等。

使用OCD通过减少DQ-DQS的倾斜来提高信号的完整性；通过控制电压来提高信号品质。

üODT：

ODT是内建核心的终结电阻器。

使用DDRSDRAM的主板上面为了防止数据线终端反射信号需要大量的终结电阻。

它大大增加了主板的制造成本。

实际上，不同的内存模组对终结电路的要求是不一样的，终结电阻的大小决定了数据线的信号比和反射率，终结电阻小则数据线信号反射低但是信噪比也较低；终结电阻高，则数据线的信噪比高，但是信号反射也会增加。

因此主板上的终结电阻并不能非常好的匹配内存模组，还会在一定程度上影响信号品质。

DDR2可以根据自己的特点内建合适的终结电阻，这样可以保证最佳的信号波形。

使用DDR2不但可以降低主板成本，还得到了最佳的信号品质，这是DDR不能比拟的。

üPostCAS：

它是为了提高DDR2内存的利用效率而设定的。

在PostCAS操作中，CAS信号（读写/命令）能够被插到RAS信号后面的一个时钟周期，CAS命令可以在附加延迟（AdditiveLatency）后面保持有效。

原来的tRCD（RAS到CAS和延迟）被AL（AdditiveLatency）所取代，AL可以在0，1，2，3，4中进行设置。

由于CAS信号放在了RAS信号后面一个时钟周期，因此ACT和CAS信号永远也不会产生碰撞冲突。

üDDR3

üDDR3提供了相较于DDR2SDRAM更高的运行效能与更低的电压，是DDR2SDRAM（四倍资料率同步动态随机存取内存）的后继者（增加至八倍），也是现时流行的内存产品。

DDR3SDRAM为了更省电、传输效率更快，使用了SSTL15的I/O接口，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2SDRAM的ODT、OCD、PostedCAS、AL控制方式外，另外新增了更为精进的CWD、Reset、ZQ、SRT、RASR功能。

üCWD是作为写入延迟之用，Reset提供了超省电功能的命令，可以让DDR3SDRAM内存颗粒电路停止运作、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（OnDieCalibrationEngine）用来校准ODT（OnDieTermination）内部中断电阻，新增了SRT（Self-ReflashTemperature）可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，可以说在内存内，就做了电源管理的功能，同时让内存颗粒的稳定度也大为提升，确保内存颗粒不致于工作时脉过高导致烧毁的状况，同时DDR3SDRAM还加入RASR（PartialArraySelf-Refresh）局部Bank刷新的功能，可以说针对整个内存Bank做更有效的资料读写以达到省电功效。

ü与DDR2比较有以下改变：

ü1.突发长度（BurstLength，BL）：

由于DDR3的预取为8bit，所以突发传输周期（BurstLength，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bitBurstChop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。

而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

ü2.寻址时序（Timing）：

就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。

DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。

DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。

另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。

ü3.DDR3新增的重置（Reset）功能：

重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。

DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。

这一引脚将使DDR3的初始化处理变得简单。

当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。

在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。

这样一来，将使DDR3达到最节省电力的目的。

ü4.DDR3新增ZQ校准功能：

ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。

这个引脚通过一个命令集，通过片上校准引擎（On-DieCalibrationEngine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。

当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。

ü5.参考电压分成两个：

在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。

ü6.点对点连接（Point-to-Point，P2P）：

这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。

在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。

而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。

面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。

在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。

目前Intel所推出的新芯片-熊湖（BearLake），其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

ü现在我们内存主要归属于DDR2（DoubleDataRateSDRAM2）。

DDR2内存技术最大的突破点其实不在于用户们所认为的两倍于DDR的传输能力，而是在采用更低发热量、更低功耗的情况下，DDR2可以获得更快的频率提升，突破标准DDR的400MHZ限制。

DDR内存通常采用TSOP芯片封装形式，这种封装形式可以很好的工作在200MHz上，当频率更高时，它过长的管脚就会产生很高的阻抗和寄生电容，这会影响它的稳定性和频率提升的难度。

这也就是DDR的核心频率很难突破275MHZ的原因。

而DDR2内存均采用FBGA封装形式。

不同于目前广泛应用的TSOP封装形式，FBGA封装提供了更好的电气性能与散热性，为DDR2内存的稳定工作与未来频率的发展提供了良好的保障。

现在DDR3也在推广中，DDR4在研发中，未来可能会大规模使用。

ü

寄存器vs无缓存内存

Xeon®5500支持3种DIMM:

∙寄存器的DIMMs（RDIMM）

∙无缓存ECCDIMMs（UDIMMECC）

∙无缓存DIMMs（UDIMM）