可预置定时电路设计.docx

上传人:b****7 文档编号:9795492 上传时间:2023-02-06 格式:DOCX 页数:10 大小:267.28KB
下载 相关 举报
可预置定时电路设计.docx_第1页
第1页 / 共10页
可预置定时电路设计.docx_第2页
第2页 / 共10页
可预置定时电路设计.docx_第3页
第3页 / 共10页
可预置定时电路设计.docx_第4页
第4页 / 共10页
可预置定时电路设计.docx_第5页
第5页 / 共10页
点击查看更多>>
下载资源
资源描述

可预置定时电路设计.docx

《可预置定时电路设计.docx》由会员分享,可在线阅读,更多相关《可预置定时电路设计.docx(10页珍藏版)》请在冰豆网上搜索。

可预置定时电路设计.docx

可预置定时电路设计

本科学生综合性实验报告

 

项目组长吴洋涛学号0123694

成员

专业电子信息工程班级121班

实验项目名称可预置定时电路

指导教师及职称涂丽琴讲师

开课学期2014至2015学年第一学期

上课时间2014年12月11日

 

学生实验报告(五)

学生姓名

吴洋涛

学号

吴洋涛

同组人:

实验项目

可预置定时电路

■必修□选修

□演示性实验□验证性实验□操作性实验■综合性实验

实验地点

枫林园

实验仪器台号

指导教师

涂丽琴

实验日期及节次

2014.12.11

一、实验综述

1.实验目的:

(1)熟悉集成同步十进制加/减计数器的工作原理。

(2)掌握555定时器的工作原理。

(3)熟悉集成电路的使用方法,熟悉集成电路的引脚安排。

(4)掌握各集成芯片的逻辑功能及使用方法。

2.设计任务与要求:

(1)设计一个可灵活预置时间的计时电路,要求具有时间显示的功能,能准确地预置和清零;

(2)设置外部操作开关,控制计时器的直接清零、启动和暂停/连续计时;

(3)要求计时电路递减计时,每隔1秒,计时器减1;

(4)当计时器递减计时到零(即定时时间到)时,显示器上显示00,同时发出光电报警信号;

(5)选作:

设计一个多功能的定时显示报警系统:

1、某电台每天5时开机准备播音,要求早晨无人时自动启动机组播音;

2、某工厂无人值班的自动生产线,分两班生产,第一班要求早7点30分自动线开始加工,中午11点30停工,12时30分开工,16时30分停工,第一班结束。

第二班自动线17时30分开工,21时30分停工,22时开工,第二天早上1时停工,第二班结束。

3.实验所用仪器及元器件

集成电路【74LS193】2片,【4511】2片,【555】1片,【74S20】1片,【74S04】2片,【74S113】1片,【74LS161】2片,电阻若干,电容若干,共阴极7段段LED显示器2只,开关若干。

二、实验原理

1、设计原理图,如图1所示

其工作原理为:

555定时器产生方波作为时钟信号,脉冲发生器的时钟周期由C2和R2决定。

将脉冲发生器的脉冲周期设为1HZ,即

T=tpL+tpH=1s,

则可以产生脉冲周期为1s的方波脉冲。

清零开关为SW3,在置数前,先给一个清零信号,是74LS161计数器从零开始计数。

预置时间,分接通SW1和SW2,实现高位和低位的置数。

定时器的定时范围是0~99秒,74LS161为4位2进制计数器,实现预置时间的功能,R3,R4,R5,R6为下拉电阻,当74LS161的四个输出端从0000~1010时,反馈到置数端,从零开始计数。

74LS93为4位2进制双触发计数器,其中U10的四个非门实现缓冲。

在本实验中实现减计数的功能,使数码管显示从预置时间到00减计数,当计数到00的时候蜂鸣器LED发光,告知定时时间已到。

2、单元电路设计

(1)秒脉冲发生器

秒脉冲发生器采用多谢振荡器直接震荡出1秒的脉冲。

多谢振荡器采用555定时器组成,实现频率为1Hz的振荡信号。

555振荡器电路图如右图所示。

用555电路可以组成施密特触发器,利用施密特触发器的回差特性,在电路的两个输入端和地之间接入充放电电容C,并在输入输出端接入反馈电阻,就组成了一个反馈式多谐振荡器。

基本原理是当接通电源时,由于电容两端的电压不能突变,定时器的2端为低电平,输出端3端为高电平(内部结构决定),电源经过R1、R2给电容充电,当电容电压充到电源电压的2/3时,555内部NMOS管导通,输出为低电平。

电容通过R2和NMOS管放电,当电容两端电压下降到低于1/3电源电压时,NMOS管截止,电容放电停止,电源通过R1、R2再次向电容充电,如此反复形成振荡。

其振荡周期为

改变R、C的值可以改变充放电的时间,也就改变电路的振荡频率。

(2)异步模2-5-10计数器74LS90

74LS90包括模2和模5两个独立的下降沿触发器计数器,有清零和置9功能。

模2计数器的时钟输入端为A(CPA);模5计数器的时钟输入端为B(CPB),输出端由高到低依次为QDQCQB;清零端R01、R02同时为高电平,且置9端R91、R92有一个低电平执行清零功能,此时输出端QDQCQBQA=0000;置9端R91、R92同时为高电平时输出置9,此时QDQCQBQA=1001。

74LS90可接成模2、模5、模10计数器。

QA端与CPB时钟端相接,输出为8421BCD码,高低位顺序为QDQCQBQA;QD端与CPA时钟端相连接,输出为5421BCD码,高地位顺序为QAQDQCQB。

74LS90功能如表1-21所示。

图1-21

74LS90外引线排列如图17-3所示

74LS90逻辑图

如图所示:

逻辑图以及连接图

1、实验内容与完成情况:

实验步骤:

(1)按照设计的原理图,在标准板或面包板上搭接组装电路;

(2)按单元分块调试电路;

(3)调试石英振荡器电路;

(4)调试分频电路;

(5)调试计数电路;

(6)观察校时电路的功能是否满足校时要求;

2、出现的(已解决的)问题与解决办法:

出现的问题:

开始按照书上所给的整体参考电路进行仿真,出现三个问题:

1)振荡器脉冲产生的脉冲没有达到要求;

2)数码管显示出现异常

3)定时功能没有实现

改正的措施:

通过理论计算接触相关的电阻的阻值和电容的大小来调节振荡的周期;

改变逻辑门的性能,实现功能;

通过RS触发器控制;

3、未解决的问题与可能的解决方案:

定时器功能的实现

解决方案:

应用RS触发器控制

三、结论

1、实验结果:

仿真原理图:

仿真步骤:

接通电源,将SW8闭合,使两片74LS193是PL端有效,这样可以接受置数电路送来的数据。

闭合DSW1,使置数电路与定时电路接通(如下)。

置数电路的清零开关先给一个有效的低电平给两片74LS161与D触发器构成的报警电路,使两个电路初始化。

然后恢复清零端为无效电平(高电平),分别闭合SW3、SW4,使振荡器的脉冲分别送至两片74LS161,使之计数(如下)。

当计数到设定值时,断开SW3和SW4,停止置数(如下)。

然后断开SW8使两片74LS193同时开始倒计时。

在断开SW8的同时,断开DSW1,消置数电路的影响,使定时电路正常实现十进制倒计时(如下)

其在之后正常运行减的定时功能(如下)

当达到00时,LED灯亮起,显示已经到时(如下)

2、问题分析与讨论(包括思考题)

问题:

按照电路图,连接4511和共阴极数码管。

依次调试低位和高位输出。

调试中,发现高位的数码管不能正确显示“2”、“3”两个数字;

讨论:

经过检查发现,原因是由于4511和数码管的“g”、“f”脚连接错位,导致以上两个数字不能正常显示。

调整后,可以得到正确的结果。

同时,低位数码管的“b”段不能稳定显示,这是由于焊接时出现虚焊,调整后,恢复正常。

3、其他(包括实验体会、改进措施、创新与建议等):

通过这次对数字定时器的设计与制作,让我了解了设计电路的程序,也让我了解了关于定时器的基本原理与设计理念,要设计一个电路总要先用仿真软件仿真成功之后才实际接线的。

此外,本实验也可通过软件Proteus实现。

通过这次学习,让我对各种电路都有了大概的了解,所以说,坐而言不如立而行,对于这些电路还是应该自己动手实际操作才会有深刻理解。

本次实验是一个综合性实验,设计内容包含了555振荡器的设计,脉冲的产生,数码管的显示,六十进制和二十四进制的转换,逻辑门电路的应用,定时器的应用充分结合了脉冲和计数器的应用;由于在做实验的时候,没有充分考虑清楚时间进制问题,还有对闹钟的应用和定时器的调整没有成功的弄出来,虽然实验不是很完整的,但是计时的功能还是实现了,基础的调试还是可以进行的,还有不足的地方,整个仿真图的排版有点乱,而且芯片逻辑图用的复杂性好多,应该学会简化电路图。

四、指导教师评语及成绩

评语:

成绩:

指导教师签名

批阅日期:

年月日

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 求职职场 > 笔试

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1