DSP系统设计+PWM波形程序设计.docx

DSP系统设计+PWM波形程序设计.docx

《DSP系统设计+PWM波形程序设计.docx》由会员分享，可在线阅读，更多相关《DSP系统设计+PWM波形程序设计.docx（13页珍藏版）》请在冰豆网上搜索。

DSP系统设计+PWM波形程序设计

第一章系统整体设计要求

1.1设计要求

要求设计的最小系统包括TMS320LF2407A基本电路、电源电路、扩展RAM、指示灯等部分，需要用protel软件完成原理图，并编写验证程序，在实验箱上进行调试。

1.2设计原理及框图

对于DSP2407，加上电源、复位和晶振，就构成了DSP最小系统。

为使这一最小系统能工作在开发状态下，应配以锁相环、JTAG接口、扩展片外程序存储器、FLASH烧写、指示灯、引脚扩展以及对其他引脚的处理等电路。

DSP2407最小系统框图如图1-2所示：

图1-2最小系统框图

1.3主要芯片说明

1.3.1TMS320LF2407A

TMS320LF2407A的常用资源见下表：

片内资源

功能参数描述

存储资源

FLASH；32KB；DARAM；544KB；SARAM；2KB

2个事件管理EVA和EVB

每个含2个16位通用定时器TIM，8个16位脉冲调宽PWM通道，3个捕获单元CAP，1套正交编码脉冲QED接口

通用I/O

40个可单独编程的通用输入/输出引脚GPIO，部分属于复用脚

串行接口

现场总线CAN2.0B，串行通信接口SCI，串行外设接口SPI

模拟接口

ADC；16个输入通道，10位，最小转换时间为0.5us

核心模块

PLL时钟发生器，看门狗定时器（WDT），增强中断控制器，5个外部中断（2个电技驱动保护，2个可屏蔽中断，复位），3种低功耗电源管理模式

1.3.2TPS7333Q

TPS7333Q是TI公司生产的一款电压转换芯片，能将5V电压转换成3.3V，引脚图如图1-3-2，其特点如下：

1）TPS7333Q克服了常规LDO稳压器的弊端，它具有非常低的静态电流，即使对于变化较大的负载，静态电流可以保持稳定

2）具有关断特性

3）具有输入和输出电容的选择

图1-3-2电源转换

1.3.3CY7C1021

选用的RAM型号为CY7C1021，64k*16位大小。

其高速转换时间：

8、10、12、15ns，CMOS低功耗管理，TTL可共存界面，由3.3V供电，完全静态管理：

无时钟或刷新要求，三种输出状态，高位、低位数据控制。

图1-3-3RAM

1.3.474HC08

74HC08是4-2输入与门，相当于四个两输入与门。

引脚图如图1-3-4：

图1-3-474HS08

第二章硬件设计

2.1电源电路

电源电路的选择是系统设计的一个重要的部分，设计好坏对系统的影响最大。

这里使用TI公司的TPS7333Q来设计电源供电电路。

图2-1-1TPS7333Q

电源插孔J1标识为内正外负，5V稳压直流电源输入。

FUSE为自恢复保险；7333电源转换芯片作为5V转3.3V的高性能稳压芯片。

并可提供上电复位信号。

该信号/RS_DSP接到DSP的复位引脚上。

7333输出后的10uF和0.1uF的电容不能省略，否则得不到稳定的3.3V电压。

电容滤波电路是滤去所得3.3V的非直流部分。

图2-1-2滤波电路

2.2复位电路

TMS320LF2407A内部带有复位电路，因此可以直接RS复位引脚外面接一个上拉电阻即可，这对于简化外围电路，减少电路板尺寸很有用处，如图2-2所示：

图2-2复位电路图

2.3PLL锁相环电路

在DSP内部，有一个锁相环时钟模块PLL，它是被作为一个片内外设看待的，接在在片内外设总线上，为DSP2407提供所需的各种时钟信号。

PLL锁相环电路时利用锁相环技术队输入信号进行分频或倍频的电路。

有了PLL，可以选择片外的振荡源频率更低一些，这样可以相对减少印刷板级的电磁干扰，使硬件系统更容易实现，系统性能更好。

其电路如图2-3：

图2-3锁环

2.4晶振电路

DSP2407最小系统的时钟电路设计有两种工作方法。

一种是利用利用锁相环时钟模块中提供内部振荡电路，在DSP芯片的引脚XTAL1/CLKIN与XTAL2之间连接一晶体，启动内部振荡器。

另一种方法是不使用片内的振荡电路，完全由外部有源晶体振荡器产生时钟电路信号。

第二种方法比较复杂，这里使用第一种方法，如图2-4。

图2-4晶振电路

2.5外部扩展存储器

DSP2407A仿真开发和脱机工作时使用不同的程序存储器。

在仿真开发时，DSP2407A使用片外扩展的SARAM作为程序存储器；而在脱机工作时，DSP2407A使用片内的FLASH存储器作为程序存储器。

2407A片内RAM只有2K，如果要调试较大一些的程序的话就只能外扩RAM作为程序存储器。

外扩的RAM也可以作为数据存储器。

因为2407A内部RAM空间不足，数据采集大的场合，所有采样结果均保存在外部的CY7C1021中，CY7C1021在调试过程中作为程序的外部存储器，正常运行时作为AD采样结果的存储空间，如图2-5。

图2-5外部扩展总线接口电路

2.6JTAG仿真接口电路

JTAG是JOINTTESTACTIONGPOUP的简称，JTAG接口用于连接DSP系统板和仿真器，实现仿真器DSP访问，JTAG的接口必须和仿真器的接口一致，否则将无法连接上仿真器。

其连接图如下：

图2-6接口

2.7FLASH烧写的电源供给

VCCP为TMS320LF2407A的flash烧写电源输入脚，flash烧写要用到5V电源，而不是工作电压3.3V。

而DSP正常工作时，VCCP应接成低电平，设计电路如下：

图2-7FLASH电源

2.8指示灯电路

图2-8指示灯电路

2.9其他引脚的处理

1.为使TMS320LF2407A最小系统正常工作，在设计时需考虑一下四种类型电源，以满足DSP芯片工作。

CPU核电源：

CPU核3.3V引脚VDD，CPU核地引脚VSS

I/O口电源：

I/O口3.3V引脚VDDO，I/O口地引脚VSSO

PLL电源：

PLL3.3V引脚PLLVCCA，PLL地引脚VSS

FLASH编程电源：

FLASH编程5V引脚VCCP

应当把2407A以上所有电源引脚都接到各自供电电源上。

2.DSP其他引脚功能处理

READY接高电平，使其一直固定为有效的访问外部存储器状态

ENA_144通过上拉电阻接3.3V，其意义为使外部接口信号有效

VIS_OE可视为输出使能引脚，故悬空

TP1、TP2测试引脚，悬空

3.未用I/O引脚处理

对于未用的I/O引脚，如果缺省状态为输出引脚，则可以悬空不接；如果缺省状态为输入引脚，可以将它们上拉或下拉为固定电平。

这样做有两方面原因：

一是悬空不接时，电平浮动，对于DSP是一种干扰；二是输入引脚悬空，当高、低电平转换时，会产生功耗。

对于未用的I/O引脚，若没有做硬件处理，在软件初始化时把这些I/O引脚设置为输出引脚。

第三章软件设计

在电机控制和运动控制的应用中，PWM电路被设计为减少产生PWM波形的CPU开销和减少用户的工作量。

与比较单元相关的PWM电路其PWM波形的产生由以下器存器控制：

对于EVA模块，T1CON、COMCONA、ACTRA和DBTCONA；对于EVB模块，T3CON、COMCONB、ACTRB和DBTCONB。

产生PWM的器存器设置：

设置和装载ACTRx寄存器；

如果使能死区，则设置和装载DBTCONx寄存器；

设置和装载T1PR或T3PR寄存器，即规定PWM波形的周期；

设置和装载COMCONx寄存器；

设置和装载T1CON或T3CON寄存器，来启动比较操作；

更新CMPRx寄存器的值，使输出的PWM波形的占空比发生变化。

图3-1程序流程

系统初始配置：

unsignedintcmp=0x1000;

unsignedintuWork;asm（"setcINTM"）;/*关中断*/

asm（"setcSXM"）;/*符号位扩展有效*/

asm（"clrcOVM"）;/*累加器中结果正常溢出*/

asm（"clrcCNF"）;/*B0被配置为数据存储空间*/

WDCR=0x6f;WDKEY=0x5555;WDKEY=0xaaaa;/*关闭看门狗中断*/SCSR1=0x81fe;/*DSP工作在40MHz*/

IMR=0;/*屏蔽所有可屏蔽中断*/

IFR=0x0ffff;/*清除中断标志*/

uWork=WSGR;/*I/O引脚0等待*/

uWork&=0x0fe3f;

WSGR=uWork;

波形输出：

CMPR1=0x3000;/*比较单元1设置*/

CMPR2=0x3000;/*比较单元2设置*/

CMPR3=0x3000;/*比较单元3设置*/

CMPR4=0x3000;/*比较单元4设置*/

CMPR5=0x3000;/*比较单元5设置*/

CMPR6=0x3000;/*比较单元6设置*/

第4章仿真调试过程

4.1硬件安装

测试最小系统是否成功有以下四个步骤：

1．上电后，检测3.3V电压时候正常，如果正常，进入下一步；否则，检查电源部分电路

2．上电后，直接测量CLKOUT引脚，查看是否有时钟信号输出，以及时钟信号的频率时候和设置一样。

若CLKOUT信号正确，进入下一步；否则检查时钟和复位信号

3．连接好仿真器，查看是否能打开仿真软件CCS。

如果可以打开CCS，进入下一步；否则检查JTAG接口电路和上拉电阻

4．通过DSP下载程序DSP中运行，查看运行结果

4.2软件调试

打开安装好的CCS软件，选择与我们匹配的仿真器ICETEK-5000USB，设置成Emulator方式。

建立工程文件，其中包括：

源程序文件、头文件、命令文件、库文件。

将设计好的程序输入里面，进行编译与修改最终烧些到我们的DSP中，点击运行进行调试观察现象。

最终示波器显示6个PWM波形。

总结

随着DSP的日益发展，它必将在未来显示出更大的活力。

在设计过程中，由于时间和本人能力的限制，设计中存在一些需要改进和优化的地方。

硬件电路有待进一步提高，软件设计也存在不合理之处。

但从设计过程中，对于DSP有更进一步的认识，对用于DSP仿真的软件操作能力也明显提高，通过此设计，本人受益颇丰。

在整个课程设计过程中，我和我们组的成员进行了良好的分工合作。

使得设计进程加快了不少，以致于能在短短两周内完成任务。

这对于我们工科学生来说是非常重要的，我们可以把这种好的方法带到以后的工作和实践当中去。

工程设计和操作是非常辛苦的工作，虽然我们做的只是简单的一个设计，但也花费了大量精力，甚至请教了很多同学。

通过这次课程设计，我深深的认识到：

我的专业基础知识还不够扎实，对于学工科的我们来说，不断学习是永恒不变的。

这次课程设计能圆满完成，要感谢我的指导老师万琴老师，万琴老师是一名优秀的大学老师，有着过硬的专业知识，是学生眼中的好榜样，做人做事就应该像万老师一样细腻、踏实、负责。

此次课程设计中，万老师给了我很大的帮助，首先是一些具体的电路设计和程序的编写，经过了万老师的悉心指导，设计思路逐渐变得清晰明朗；其次万老师对我们的严格要求使得我们非常认真的做好了课程设计的各项任务，万老师严谨的学术态度和扎实的工作作风深深感染了我，这对于我以后的成长是非常有益的。

所以我要再次感谢万老师的付出，万老师辛苦了！

最后我还要感谢我的同学，同时他们也是我的好伙伴，也感谢他们在此次课程设计中精神上对我的支持，谢谢！

参考文