电子科技大学集成电路实验报告模拟集成电路.docx
《电子科技大学集成电路实验报告模拟集成电路.docx》由会员分享，可在线阅读，更多相关《电子科技大学集成电路实验报告模拟集成电路.docx（10页珍藏版）》请在冰豆网上搜索。
电子科技大学集成电路实验报告模拟集成电路
电子科技大学集成电路实验报告――模拟集成电路
CMOS模拟集成电路设计及HSPICE使用
实验学时：
4学时
实验一CMOS工艺参数测量一、实验目的：
学习和掌握EDA仿真软件Hspice；了解CMOS工艺技术及元器件模型，掌握MOSFET工作原理及其电压电流特征；通过仿真和计算，获得CMOS中NMOS和PMOS的工艺参数kp,kn,p,n,Vtp,Vtn，为后续实验作准备。
二、实验内容：
1）通过Hspice仿真，观察NMOS和PMOS管子的I-V特性曲线；
2）对于给定长宽的MOSFET，通过Hspice仿真，测得几组栅-源电压、漏-源电压和漏-源电流数据，代入公式IDSn
1W
Kn（）n（VGSVtn）2（1nVDS），求得对应的工艺参数2L
kp,kn,p,n,Vtp,Vtn。
三、实验结果：
本实验中所测试的NMOS管、PMOS管L=1u，W由学号确定。
先确定W。
W等于学号的最后一位，若学号最后一位=0，则W=10u。
所以，本实验中所测试的NMOS管、PMOS管的尺寸为：
（1）测0.5um下NMOS和PMOS管的I-V特性曲线
所用工艺模型是TSMC0.50um。
所测得的Vgs=1V时，NMOS管Vds从0V到2.5V变化时的I-V特性曲线为：
所测得的Vds=1.2V时，NMOS管Vgs从0V到2.5V变化时的I-V特性曲线为：
所测得的Vsg=1V时，PMOS管Vsd从0V到2.5V变化时的I-V特性曲线为：
所测
得的Vsd=1.2V时，PMOS管Vsg从0V到2.5V变化时的I-V特性曲线为：
（2）计算TSMC0.50um工艺库下mos管对应的工艺参数
测试NMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：
NOMSI-VCharacteristicM1OUTIN00CMOSnL=1UW=8U
VININ01VOUTOUT01.2
.*****LISTNODEPOST*.DCVOUT02.50.1.DCVIN02.50.1
*.DCVOUT02.50.1VIN0.81.00.2.PRINTDCI（M1）
.LIB“C:
\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS.END
所测得的NMOS管电流曲线为：
所测的数据如下表：
根据公式IDSn
1Kn（）n（VGSVtn）2（1nVDS），计算kn,n,Vtn，分别为：
2L
kn11910-6,n0.028,Vtn1.37
测试PMOS管相关参数，Hspice中仿真用源文件（.sp文件）为：
POMSI-VCharacteristic
M1OUTINVddVddCMOSPL=1UW=8U
VINVddIN1VOUTVddOUT1.2
.*****LISTNODEPOST*.DCVOUT02.50.1.DCVIN02.50.1
*.DCVOUT02.50.1VIN0.81.00.2
.PRINTDCI（M2）
.LIB"C:
\synopsys\project\tsmc_050um_model.lib"CMOS_MODELS.END
所测得的PMOS管电流曲线为：
所测的数据如下表：
计算TSMC0.50um工艺中pmos参数pptp，分别为：
Kp54.8910-6,p0.017,Vtp0.927
综上所述，可得：
四、思考题
2）不同工艺，p,n不同。
较小的工艺，值较大，为什么？
答：
减小量为△L,那么实际沟道长度就为L'=L-△L，L'实际上是Vds的函数，1/L'≈（1+△L/L）/L，假设△L/L和Vds之间是线性关系，△L/L=λVds，通常用λ表示沟道长度调制系数。
沟道长度调制使Id/Vds的特性曲线出现非零斜率这样就使得源极和漏极之间的电流源不理想。
参数λ表示给定的Vds增量所引起的沟道长度的相对变化量，所以对于较短的沟道（较小的工艺）λ较大。
实验二CMOS差分放大器设计
1.实验目的
学习和掌握CMOS差分放大器的增益估算的基本原理；了解CMOS差分放大器的-3dB频率特性；学习和掌握计算CMOS差分放大器ICMR的方法；熟练掌握CMOS差分放大器的设计步骤和仿真方法。
2.实验内容
用TSMC0.5um工艺设计差分放大器，要求满足以下条件：
电源电压Vdd5V
转换速率SR10V/us（CL5pF）-3dB带宽f3dB100KHz（CL5pF）小信号增益A60V/V
输入共模范围ICMR[1.7V,3.3V]功耗Pdiss1mW
TSMC0.5um工艺参数可用实验一中所测值，如下表所示：
PMOS电流镜像负载的差分集成放大器的电路如下图所示。
PMOS电流镜像负载差分放大器
根据设计指标要求，计算PMOS电流镜像负载差分放大器中所有NMOS和PMOS的物理大小（宽长比）。
1）由SR10V/us（CL5pF），可得IDS5的下限值；
IDS510V/us5pF50uA
2）由Pdiss1mW，可得IDS5上限值；
IDS5
1mW
200uA5V
3）检查频率要求，并设定IDS5一个值：
Rout
12f3dbCL
318.3K
Rout
2
318.3K
（np）IDS5
IDS548.3uA
48.3uA，这里取IDS5100uA。
所以为了满足-3dB带宽要求，必须IDS5
4）根据共模输入最大值VIC（max）VDDVSG3VTN1，计算PMOSM3和M4的宽长比：
3.3V5VVsg30.57V
Vsg3
2.27V
Vsg32.27V
tpWW1.07
L3L4
5）根据小信号增益要求，计算NMOSM1和M2的宽长比；
WW
L2L1
A2（np）2IDS5
4Kn
15.67
6）根据共模输入范围的下限值VIC（min）VDS5（sat）VGS1，计算NMOSM5的宽长比；
1.7VVDS5（sat）VGS1VDS5（sat）0.260.57
VDS5（sat）0.87V
2IDS5W2.722
L5Kn（VDS5（sat））
7）以上计算已满足所有设计要求，故不需重复以上步骤。
8）采用TSMC0.5um工艺，故选择放大器的所有管子的长L=1um，所以有：
WLWLWLW15.67um
1um1L2
W1.07um
1um3L4
2.72um
1um5
计算完成后，用hspice2008仿真软件仿真验证并调整放大器的NMOS和PMOS的尺寸。
1）PMOS电流镜负载差分放大器的hspice仿真程序（.sp文件）为：
2）查看尾电流IDS5波形，看是否满足功耗Pdiss和转换速率SR要求，如图所示：
IDS572uA
Pdiss5V72uA0.36mW1mW
SR
72uA
14.4V/us10V/us5pF
是（是/不）满足要求。
检查差分集成放大器的小信号增益和频率f-3dB反应。
所得波形图如图所示：
测得-3dB频率和小信号增益为：
f3dB209KHz
A67.1V/V
是（是/不）满足要求。
输入1mv、100kHz信号，仿真后的输出信号如下图：
输入100mv、100kHz信号，仿真后的输出信号如下图：
比较上面两个波形，为什么输出信号会失真？
答：
输入电压过大出现削底失真。
3.思考题
1）当增加增益，差分放大器的频率特性将如何变化？
答：
由下公式可知增加增益，差分放大器的-3dB频率变小
Avgm1Routf3dB
2）如何增大InputCommonModeRange（ICMR）？
答：
在输入端选用电阻分压后放大
1RoutCL
实验三CMOS两级运算放大器设计1．实验目的
学习和掌握CMOS运算放大器基本原理及应用；掌握和应用CMOS运算放大器增益估算与反馈；学习和掌握CMOS运算放大器稳定补偿设计（CompensationandStabilityDesign）；熟练掌握CMOS运算放大器的设计步骤和仿真方法。
2．实验内容
用TSMC0.50um工艺设计一个两级运算放大器，要求满足以下条件：
电源电压Vdd5V
相位裕度PhaseMargin=60°
转换速率SR100V/us（CL5pF）单位增益带宽GBW10MHz（CL5pF）
小信号增益A1000V/V输入共模范围ICMR[1.5V,3.5V]输出电压范围VoutRange[0.3V,4.7V]功耗Pdiss10mW
TSMC0.5um工艺参数可用实验一中所测值，如下表所示：
3．实验结果
步骤1两级运算放大器采用如图3-1所示的结构，计算满足以上条件的所有NMOS和PMOS的物理大小（长和宽）。
1）选择1um为所有管子的长度2）要求相位裕度为60度，所以
gm610gm1gm6
2.2CL
综合可得CC0.22CL0.225pF1.1pF取CC1.5pF
3）由给定的SR和确定的CC，可以确定ID5
SR
ID5
ID5SRCC150uACC
ID5最小为150uA，这里取ID5为200uA
4）由共模电压最大值可以确定M3（M4）管的尺寸，
ID5W
2.892
L3Kp（VDDVCM,MAXVTH1VTH3）
此时M3（M4）管的跨导为：
gm3（gm4）1.6104S
5）确定gm1
由单位增益带宽GBW，可得gm1
9.42105S
假设第一级增益为Av1
30V/V
22
WA（np）IDS5
7.84
4KnL1
4
3.910S此时，gm1（g）m2
6）确定M5尺寸
，满足单位增益带宽的要求
VDS5
1.50.570.42V
2ID5W
23.72
L5Kn（VDS）
7）下面设计共源放大级，同时确定gm6
取gm6
15gm15.85103S
5.85103WWgm6
2.89105.694
1.610L6L4gm4
假设第二级增益为
Av240V/V
ID6
W
4Kp
L6
2904uA2
Av2（np）
ID7所以可以求得：
因为ID6
WWID6
107.12
L7L5ID5
电压增益：
2gm1gm6
AV14931000
2
ID5ID7（np）
静态功耗：
PdissVDD（ID5ID7）5（200uA904uA）5.52mW10mW
步骤2用计算所获得的NMOS和PMOS的尺寸，用Hspice2008仿真验证和调整此运放的各个管子的尺寸。
经过多次仿真及调整，得到各个管子最终参数两级运算放大器的Hspice仿真文件为：
仿真结果及结果分析
1查看.lis文件，可以看出每个管子都工作在饱和区：
查看增益：
A1020V/V1000V/VGBW34MHz
10MHz
查看M5管电流：
ID5
125100V/usID5188uA150uA，转换速率SRCc
查看M6管电流：
由图看出D6则静态功耗：
I
ID51mV
PdissVDD（ID5ID7）5（188uA1000uA）5.94mW
10mW
查看相位裕度：
单位增益对应频率值的输出电压相位为60度。
升级会员 