JK触发器的应用和实现.docx
《JK触发器的应用和实现.docx》由会员分享，可在线阅读，更多相关《JK触发器的应用和实现.docx（28页珍藏版）》请在冰豆网上搜索。
JK触发器的应用和实现
摘要
21世纪是信息数字化的时代，全世界正在进行着一场信息数字化的革命即用
0和1数字编码来表述和传输各种信息的一场革命，伴随着半导体、超导体、微电子技术的迅猛发展、电子计算机的全面应用，数字电子技术在科学领域中有了很大的发展，如今已经成为了发展最快的学科之一。
数字电子电路在技术上的进步推动了其他学科的发展，产生越来越深远的影响，涉及人类生活和生产的多个方面，进而推动了科学和社会的进步，可以看出数字电子技术的影响力也变得越来越大，数字电子技术也变成最有潜力的发展之一。
在以逻辑电路为代表的数字电子技术中，以时序电路的广泛应用和高速发展占据着主导的地位，触发器是时序逻辑电路的重要组成部分，要想正确的运行和使用数字电路，推动数字电子技术的发展，那么由触发器构成的时序逻辑电路的重要性是不言而喻的。
只有熟悉触发器的构成和工作原理，才能正确的设计好针对它的方法，才能正确的设计出好的数字电路。
本文以JK触发器为实例，逐步深入，对其电路结构和工作原理进行研究，以便更好更科学地利用JK触发器。
［关键词］:
数字电路；JK触发器；时序电路；计数器
Abstract
The21st-centuryistheeraofInformationalDigitalDiagrams,thewholeworldisunderadigitalinformationrevolution--use0and1digitalcodingtodescribeandtransmissionallkindsofinformation.Withtherapiddevelopmentofsemiconductortechnologyandthewideapplicationofmicrocomputer,digitalelectronictechnologyhasbecomeoneofthefastestgrowingdisciplineinthefieldofmodernscienceandtechnology.Itsdevelopmentisnotonlyaprofoundinfluenceonpeople'sproductionandlife,butalsopromotetheprogressofotherdisciplines.
Inlogicintegratedcircuitasarepresentativeofdigitalcircuits,sequentiallogiccircuitwasinthedominantposition,andFlipFlopisanimportantcomponentofbasicsequentiallogiccircuit,toletadigitalcircuitcancorrectoperation,thentheFlipFlopisindispensableinsequentiallogiccircuit.OnlyfamiliarwiththeFlipFlop,thecompositionandworkingprinciple,canwedesignthecorrectmethodaccordingtotheFlipFlop,canwedesignagreatdigitalcircuit.InordertobetterandmorescientificuseofallkindsofFlipFlop,herewewillbasedontheJ-KFlipFlop,graduallythoroughandresearchthecircuitstructureandworkingprinciple.
[KeyWords]:
Digitalcircuit;JKFlip-Flop;Sequencecircuit;counter
摘要I
ABSTRACTii
1.JK触发器的概述-i-
1.1JK触发器的定义-1
1.2JK触发器的电路结构-2
1.3JK触发器的工作原理-3
2.JK触发器与其他触发器之间的转换-7-
2.1JK触发器与D触发器之间的转换-7-
2.2JK触发器转换成T触发器-9-
3.JK触发器的应用与设计方法-9-
3.1由JK触发器构成的时序电路-9-
3.2由JK触发器构成的计数器-14-
3.3由JK触发器构成的抢答器-18-
3.4由JK触发器构成的模拟汽车尾灯控制系统-18-
4.结语-20-
参考文献-21-
致谢-22-
JK触发器的应用和实现
数字电子技术的主要研究内容包括各种各样的门电路、集成电子器件，组合电路和时序电路的设计和科学应用，以及寄存器、分频器、定时器、控制器等电子元件的设计，涉及通讯、医疗、教学、航天等多个行业，研究数字电子技术的科技人员也越来越多，可见未来数字电子技术应用的内容和方向也将会越来越广泛。
20世纪90年代
以来，计算机逐渐普及，计算机科学与技术得到巨大的发展，用数字电路进行各种信号处理的应用也更加突出。
为了充分理解和科学利用数字电子电路在各种信号处理的应用上的功能，我们先将模拟信号转换成数字信号，然后将转换好的数字信号进行再次处理，最后将处理好的结果根据需求转换为对应的模拟信号进行输出。
如今，数字电子技术已经大量地应用于微型计算机，集成电路，信号控制系统，科学测量，军事，电力，通信等众多领域，对科学的贡献也是越来越大。
例如在通信领域，数字电子电路构成的信号通讯系统不仅精度高，功能更强，而且更容易实现自动化和智能化。
随着集成电子电路技术的发展，特别是是中规模、大规模和超大规模集成电子电路的高速发展，数字电子技术的应用将会扩大到更广的范围，数字电子技术对生产和生活的影响会越来越深远。
数字系统的基本逻辑元件是门电路和双稳态触发器，由这些逻辑元件可构成一些标准的固定功能的集成电路，如74/54系列、（CMO）芯片和一些固定功能的中规模集成电路。
它们少量作为独立元件使用，则大量构成组合电路、时序电路及由这些部件构成的大规模集成电路，触发器在其中扮演着重要角色。
1.JK触发器的概述
1.1JK触发器的定义
JK触发器是JK主从触发器的简称，它是在基本RS触发器的基础上经同步RS触发器、主从RS触发器演变而来的。
基本RS触发器是触发器中最简单的一种，它的电路结构和功能是所有触发器中最简单的，是其他更强功能的触发器最基本的一个组成部分，更科学的说，它是任何类型触发器的一个最基本的组成单元。
两个与非门的输入端输出端进行交叉耦合，即可构成一个基本RS触发器。
基本RS触发器的状态置入无法从时间上加以控制，触发器的状态只有在触发信号发出时才能做出相应的变化，而在数字系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作，为此必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。
这些同步信号通常叫做时钟脉冲（ClockPulse），或称时
钟信号，通常是用CP表示，用来触发信号，在很多情况扮演着重要角色。
⑴
脉冲是数字电路信息表达、传送和接收、处理和储存的基本形式，正确的理解和认识脉冲是数字电路的重要内容之一。
利用时钟信号CP来控制输入信号的触发器，称为时钟触发器，也叫做同步触发器，同步RS触发器就是一种用时钟信号CP来控制的同步触发器，相比基本RS触发器，同步RS触发器由时钟脉冲来控制触发器的信号，这一点比基本RS触发器更科学，但是
同步RS触发器的R端和S端不能同时为1,这是一个条件限制。
由于在同一CP脉冲下触发器会发生多次的翻转，因此同步RS触发器有空翻的缺陷。
为了改变空翻的现象，让触发器能更好的工作，希望触发器在每个CP周期里输出端的状态只改变一次，为此，在同步RS触发器的基础上又设计了主从结构的RS触发器。
虽然主从RS触发器解决了抗干扰的问题，但是它的使用也是有条件限制的。
为了解决RS触发器有条件限制的问题，将主从RS触发器的进行改进，将触发器的输出端反馈到输入端，就变成了主从JK触发器，其特性表可得到改进，改进之处是当输入端J端和K端同时为“1”时，输出状态是确定的，输出次态一定是翻转的，即原态为“1”，次态则为“0”，原态为“0”，次态则为“1”。
主从JK触发器的逻辑功能较强，并且J与K间不存在约束条件，因此用途更加广泛。
1.2JK触发器的电路结构
主从JK触发器的结构图和逻辑符合如下：
由上图可知，主从结构的JK触发器是在主从RS触发器的基础上增加两条反馈线，把Q端和"Q端的信号引到G7门和G8门的输入端，具体操作是让一根线从Q端引到G门的输入端，另一根从Q端引到G门的输入端，并把原来的S端和R端分别改为J端和K端。
J端和K端是信号输入端，是发生触发的前提，Q和Q为输出端。
通常把Q=06=1的状态定为触发器的“0”状态；而把Q=16=0定为触发器的“1”状态。
1.3JK触发器的工作原理
主从JK触发器的工作原理分为两个过程：
（1）当CP=1时，CP=0,从触发器被封锁，保持原状态不变。
这时，G、G8打开,主触发器工作，接收J和K端的输入信号。
（2）当CP由1跃变到0时，即CP=0CP=1。
主触发器会被封锁，此时输入信号J、K不会影响主触发器的状态。
而这时，由于CP=1，G、G4会打开，此时从触发器会接收主触发器输出端的状态。
由上面的分析可知，主从触发器的翻转是在时钟信号CP由1变0的瞬间（即CP
下降沿时）发生的，CP—旦变为0后，主触发器会被封锁，主触发器的状态不再受J端和K端输入的影响，故此时主从触发器对输入信号的敏感时间大大缩短，只在CP由
1变0的瞬间触发翻转，因此不会有空翻的现象，由这一点可以看出，JK触发器比RS
触发器更加的稳定，所以JK触发器的应用也会更加的广泛。
⑵
在逻辑功能方面，JK触发器与RS触发器的功能基本相同，不同的地方是JK触发器没有像RS触发器SR=0的约束条件，在J=K=1的时侯，每输入一个时钟信号CP后,触发器就会向相反的状态翻转一次，具体表现如表1-3-1中JK触发器的功能表所示。
表1-3-1为JK触发器的功能表:
表1-3-1JK触发器的功能表
J
K
Q
Q+1
功能说明
0
0
0
0
保持原状态
0
0
1
1
0
1
0
0
输出状态置0
0
1
1
0
1
0
0
1
输出状态置1
1
0
1
1
1
1
0
1
输出状态翻转
1
1
1
0
根据表1-3-1可画出JK触发器Q+1的卡诺图,
由此可得JK触发器的特性方程为:
J=1
J=x
K=0
图1-3-2JK
触发器
触发器的状态转换图
JK触发器的波形图如图
1-3-4
所示。
CP
图1-3-4波形图
综合上面的分析和总结可以发现，JK触发器是一种功能强大、使用方便、灵活通
用和改造性较强的触发器，可知，未来JK触发器将会是最重要的触发器之一。
下面我们将用74LS112触发器来验证JK触发器的功能，实验所用的74LS112触发器为双JK触发器，其引脚排列和逻辑符号如图1-3-5:
由74LS112触发器的逻辑符合，可以看到连接CP的引脚有个三角形，这个三角形表示该触发器是一种下降边沿触发有效的边沿触发器。
“I15[14丨13丨T1g
VetIRj2R32CP2K2J2虽2474LS1"
KPIk1JIS：
.1UJQGNDl|2|3|5|6|7|8|
图1-3-574LS112触发器的引脚排列和逻辑符合
其中：
1CP2CP端为时钟输入端（下降沿有效）；
1J、2J、1K、2K端为数据输入端；
1Q2Q1Q2Q端为输出端；
iRd、2RD端为直接复位端（低电平有效）；1Sd>2Sd端为直接置位端（低电平有效）。
⑷74LS112双JK触发器实验中电路连接图如下:
■
■
*
LAW
jgr■“
6
0
0
9
8.2130
实验结果如下:
当Q=0时，Q+1的输出转换如下:
当Q=1时，Q+1的输出转换如下:
由上面的的输出状态可知，当J=K=0时，触发器保持原状态；当J=0，K=1时，触发器保持置“0”状态；当J=1,K=0时，触发器保持置“1”状态；当J=K=1时，触发器的状态翻转。
测试结果记录如下：
输入
输出Q+1
J
K
RD
CP
原状态Q=0
原状态d=1
状态
0
0
1
0—1
0
1
状态不变
1—0
0
1
0
1
1
0—1
0
0
置0
1—0
0
0
1
0
1
0—1
1
1
置1
1—0
1
1
1
1
1
0—1
0
1
状态翻转
1—0
1
0
2.JK触发器与其他触发器之间的转换
2.1JK触发器与D触发器之间的转换
2.1.1JK触发器转换成D触发器：
D触发器属于边沿触发器的范畴，有上升沿触发式的D触发器，这种电路只在控制
时钟上升到来的时刻采样D输入信号，并且改变Q的输出，同理也有下降沿触发式的D触发器，其中，有些D触发器还具有异步输入端。
值得一提的还有，在所有类型的触发器中，D触发器的特性方程最简单：
Q+1=D,可
以发现D触发器只有一个输入端D,而JK触发器有2个输入端。
因此JK触发器比D触发器有更多的功能，因为JK触发器的两个输入端J、K能够比只有一个D输入端的D触发器产生更多的控制组合。
根据jk触发器的特性方程：
q+1=jQ+Kq,可以另j=d,k=d则q+1=jQ+Kq=DQ+dq=d,即可得到D触发器的特性方程。
因此，只要使J=D,输入端D经反相器输出接到K输入端，就构成D触发器，转换电路如图2-1-1所示：
图2-1-1JK触发器转换成D触发器
Q
2.1.2D触发器转换成JK触发器：
由D触发器的特性方程Q+1=d和jk触发器的特性方程Q+1=jQ+KQ可知，要使D触发器构成JK触发器，必须使dn^Q+Kq。
用给定的D触发器和与非门构成的JK触发器如图2-1-2所示。
转换后的触发器翻转与给定的D触发器一致。
图2-1-2D触发器转换成JK触发器
2.2JK触发器转换成T触发器
在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路，都称为T触发器。
⑹T触发器的特性表如下：
Tn
Qn
Qn+l
说明
0
0
0
保持
0
1
1
巾能
1
0
1
翻转
1
1
0
功能
从特性表可知T触发器的特性方程为：
Q+1=TQ+Ta。
若将JK触发器的两个输入端接在一起，即J=K=T,就可构成JK触发器，如图2-2-1所示：
图2-2-1JK触发器转换成T触发器
3.JK触发器的应用与设计方法
随着数字电子技术的迅速发展，数字电路的功能越来越完善，设计的方法也越来越多，主要代表是组合逻辑电路和时序逻辑电路的发展，特别是时序逻辑电路，近年来的发展非常突出，时序逻辑电路的设计方案越来越多，越来越科学，时序逻辑电路的发展也促进了寄存器、计数器、序列信号发生器等常用时序逻辑电路工作原理的电子元件的发展。
⑺
JK触发器是一种功能完善、使用灵活和通用性较强的一种触发器，因而在时序电路，寄存器，计数器，分频器等方面的应用非常广泛。
3.1由JK触发器构成的时序电路
3.1.1时序电路的概述
逻辑电路分为两大类：
“组合”和“时序”逻辑电路，组合逻辑电路的特点与老式汽车的加热器风扇的风速选择旋钮类似，它的“输出”只根据当前的“输入”，也就是
说加热风扇只根据旋钮的位置来选择某一个风速。
时序逻辑电路的输出不仅取决于当前的输入，而且取决于过去的输入序列，在时间上可能要倒回去任意远去。
［10］在新型汽车上，用上下按钮来控制风扇风速的电路就是一种时序电路，因为当前的风速取决于你任意长时间以来上下推动按钮的过程，这个过程要从你第一次给加热器通电开始使用的时候算起。
以目前这个汽车风扇的例子，风速是当前状态，对于一个三速风扇而言，这个当前状态可以储存为一个2进制状态变量，这种2进制状态变量分别代表十进制数0到3,很显然，0对应着风扇的“off”状态，而3对应着风扇的最高风速状态。
给定当前状态，就可以把下一个状态作为输入的函数，从而预测出下一个状态。
大多数时序电路的状态变化所发生的时间由时钟信号规定，如果状态在时钟信号的上升沿或时钟的高电平期间发生，贝U称时钟信号为高电平有效；反之，贝U称时钟信号是低电平有效。
时钟周期是指两次连续同向转换之间的时间，而时钟频率是时钟周期的倒数。
［11］时钟周期内的第一个边沿或脉冲，或者有时是时钟周期本身，被称作时钟触发沿。
从上面的例子和分析可以知道，与组合电路相比，时序电路多了一个反馈信号和一条反馈回路，时序电路的存储电路也使其具有记忆性，所以时序电路存储电路的设计就显得十分关键，储存电路的简单与繁杂直接关系到时序电路的优劣。
下图是我根据时序电路的特点设计出来的模型（如图3-1-1），该模型可以清晰地
看出时序电路是由组合电路和储存电路一起作用的。
时序逻辑电路的存储单元由触发器组成，是记忆元件，是必不可少的，储存单元的输出必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出。
从图3-1-1中可以看出，对于反馈回路部分，只是实现了状态寄存（储存模块）的功能，即状态寄存器（储存模块）寄存下一时刻的状态，同时将当前时刻的状态送入组合电路模块。
输入输出
—>
组合电路
>
现态
次态
储存单元
（——
图3-1-1时序电路的模型
3.1.2时序电路的分类
时序逻辑电路的分类很多。
按照电路的工作方式不同，可分为同步时序电路和异步时序电路。
在同步时序电路中，所有触发器的状态随着CP脉冲的作用有规律的变化，而且所有的变化都是在同一时钟脉冲CP的作用下同时发生的，此时时钟脉冲CP在电路中起到的是同步的作用，因此将此类电路称为同步时序逻辑电路，而异步时序逻辑电路中的各触发器的状态变化也是由CP脉冲作用，但是异步时序电路没有统一作用的时钟脉冲CP,因而触发器状态的变化是不同步的，脉冲CP的作用是不同时间发生的，这是同步时序电路和异步时序电路最本质的区别。
按照逻辑功能又可分为寄存器、计数器和时序信号发生器。
时序电路的分析方法模型如下图：
逻
辑
—►
图
—
输岀方程
逻笹运算
逻辑功能
3.1.3由JK触发器构成的时序电路实例
下图是一个由JK触发器构成的时序逻辑电路的逻辑图:
A
CP
图3-1-2同步时序电路的逻辑图
（1）触发器的驱动方程为：
Ji=K=1
J2=K2=A®Q
（2）将得到的驱动方程代入JK触发器的特性方程Q+1=jQ+KQ得到时序电路的状态方程：
Qn+1=Q
Q2n+1=A®Q©Q2
根据逻辑图写出输出方程：
y=aqq+AqQ2
（3）由图3-1-2可知，这个电路有一个输入变量A,因此电路的次态Q+1和输出丫
取决于电路的初态QnQn和输入变量A,它属于米利型时序逻辑电路，可以设电路的初态为QnQn=OO,输入变量分别为A=0和A=1，将QnQn和A分别代入驱动方程、状态方程和输出方程，经过递推可以得到电路的状态转换表，如表3-1-1所示：
表3-1-1电路的状态转换表
A
Qn
Qn
Qn+1
Qn+1
Y
0
0
0
0
1
1
0
0
1
1
0
0
0
1
0
1
1
0
0
1
1
0
0
0
1
0
0
1
1
0
1
1
1
1
0
1
1
1
0
0
1
0
1
0
1
0
0
0
从表3-1-1可以看出，对A=0时作二进制加法运算，对A=1时作二进制减法运算,
将状态转换表转换成卡诺图（如图3-1-3所示），图中方格表示电路的“次态/输出”
->A_oo_oi11.10
（）1】
10/0
（10/0
11/0
11
00/0
1（}/]
01/0
图3-1-3Q2n+1Qn+1/Y的卡诺图
⑷为了更好的理解时序电路和更清晰地显示时序电路的逻辑功能，我们将表
3-1-1的内容表示成状态转换图的形式，这样可以更详细的看出时序电路的转换过程,
如图3-1-4:
I/O
图3-1-4状态转换图
⑸同上，我们也将表3-1-1的内容画成时序图，该电路的时序图如图3-1-5所示:
CI1
JWULWWL
U
i
LT
0
■-1
IS
图3-1-5时序图
3.2由JK触发器构成的计数器
在数字电子技术中，计数器是一种重要的基本逻辑元件，是一类典型的时序逻辑电路，由具有记忆模块的触发器构成。
计数器的功能是记录输入脉冲的个数，同时还大量用于计算机中的时序发生器、分频器、时间分配器及程序控制器等，在计算机及各种数字仪表中，都有广泛的应用。
因此，计数器在数字电子技术系统中的应用十分广泛。
最常用的计数器就是n位二进制计数器，这样的计数器有n个触发器和2n种状态，这些状态的循环顺序是0，1，2,…，2n-1,0,1,…；其中每一种状态都被编码成对应的n位二进制整数。
计数器的分析方法如下：
（1）根据电路情况，分别写出时钟方程、驱动方程以及输出方程。
（2）分析三大方程，得出各触发器状态变化的条件。
（3）列出状态转换表、状态转换图和时序图。
同步计数器包括同步二进制计数器，同步十进制计数器和同步N进制计数器。
[13]
以下将着重分析由JK触发器构成的4位同步二进制加法计数器：
二进制的加法运算法则是通过对二进制数的移位来实现的，移位相当于乘2,计算
机系统会根据实际的式子计算出具体要移多少位，然后进行移位的操作。
根据二进制加法的运算法则可知，假设在一个多位二进制的末位加上1,那么第i位的状态是否改变（0-1,或1-0）取决于第i位以下各位（即i-1,i-2,…,0）是否为1,若第i位以下各位全部都为1,那么第i位状态改变；若第i位以下各位有一位为0,那么第i位状态不变。
74LS161是一个4位同步二进制加法计数器。
其引脚排列
升级会员 