锁相技术论文.docx
《锁相技术论文.docx》由会员分享，可在线阅读，更多相关《锁相技术论文.docx（25页珍藏版）》请在冰豆网上搜索。
锁相技术论文
武汉科技学院
锁相技术（论文）任务书
课题名称：
分数分频锁相环频率合成器的研究
完成期限：
2009年12月1日至2009年12月30日
院系名称电子信息工程学院指导教师
专业班级指导教师职称教授
学生姓名
院系毕业设计（论文）工作领导小组组长签字
一、课题训练内容
1.让学生通过图书馆、互联网等资源查阅相关资料（包括外文资料），训练学生自主获得知识的能力和自学能力；
2.让学生通过本次论文掌握锁相环技术并将锁相技术与所学的各门专业课联系起来；
3.锻炼学生自己查找资料、自己学习的能力；
4.锻炼学生的自我创新能力；
5.在书写论文的过程中，锻炼学生的语言表达能力、逻辑思维能力、办公软件使用的能力。
二、设计（论文）任务和要求（包括说明书、论文、译文、计算程序、图纸、作品等数量和质量等具体要求）
该课题是基于集成电路、模拟电路、锁相环技术等多学科知识点交叉运用的设计。
在整个的设计过程中，主要任务和要求包括：
1.大量收集与本课题有关的资料：
到图书馆、各大书店寻找温度遥测方面的资料，并认真进行阅读；到各大数据库和相关网站上搜索与本课题相关的学位论文和相关资料。
2.在第一阶段的基础上，归纳总结相关环节中的重要问题并拟定初始设计方案，分模块进行具体设计。
3.全面了解锁相环电路的原理及集成电路的设计运用。
4.完成电路的整体设计。
5.撰写论文一份。
其中的主要内容包括：
中英文摘要、目录、正文、参考文献，附录等，要求结构合理，行文规范。
并翻译与本专业或课题相关的英文资料一份，译文字数不得少于3000字。
三、毕业设计（论文）主要参考资料:
[1]张厥胜,郑继禹,万心平.锁相技术,西安电子科技大学出版社[M].2006.
[2]高树.低相噪数字锁相环频率综合器,火控雷达技术,2001,Vol.6,No.6:
38-41
[3]和康元，尹学玉.小数分频锁相环频率合成器的研究，陕西天文台台刊，1998，Vol.21,No.2:
40-44
[4]科洛帕VF.频率合成－理论，设计与应用，北京出版社，1979
[5]谢维成等编著.单片机原理与应用及C51程序设计，清华大学出版社，2009.
武汉科技学院毕业设计（论文）开题报告
课题名称
分数分频锁相环频率合成器的研究
院系名称
电子信息工程学院
专业
电子信息工程
班级
电信072班
学生姓名
胡亚方
课题的意义：
频率源是任何电子系统必不可少的，并且在很大程度上决定了系统的性能，可称之为电子系统的心脏。
频率合成器就是一个高性能的频率源，它可使得从大量频率中选择某一工作频率变得极其精确、迅速和方便。
锁相合成技术是基于锁相环路的同步原理，从一个高准确度、高稳定度的参考晶体振荡器，综合出大量离散频率的一种技术。
锁相频率合成器技术性能越优，且集成度高，可靠性能好，成本低廉，是目前工程应用中最为普遍的。
在现代无线通信系统中，频率合成器的高相噪、小步长和低分辨率等指标是决定系统性能的一个关键性因素。
高的相噪指标能提高系统的信噪比，降低临近信道干扰，增加信道之间的隔离度；小步长和低分辨率能提供较多的可用频点数。
而锁相跳频源作为当今频率源的主流，可见研究其低噪声性能很有现实意义。
所属领域的发展状况：
PLL技术的应用现在已经变得十分广泛，其特点是可靠性高、体积小、价格低。
集成电路产业的发展也十分完善。
我国曾在若干年前就大力发展集成电路产业，高投入、高利润是IC电路的一大特点。
集成电路设计所需资金少、成本低、利润高、与市场距离近，是我国集成电路产业发展的突破口。
随着电子信息产品，通信、多媒体等的新市场，传统产业改造升级，都给集成电路产业带来新的市场空间。
发展前景十分乐观。
电子信息行业在前几年曾经十分风靡，最近虽然电子行业稍稍有些不景气，但今年的十大产业振兴规划中将电子信息产业列入其中，这就是对我国电子信息行业的又一次肯定。
相信在不久的将来随着电子信息行业的再次兴起，锁相环技术会更得到充分的应用，将其用于更多的领域，发挥其最大的功效。
研究内容：
本文先分析了锁相环工作的基本原理，然后分析锁相环各部件相位噪声产生机理以及它们对锁相环噪声的贡献以及锁相环这个系统的噪声性能。
第四章概述了近代微波频率合成技术，在第五章分析了分数锁相环这种具有突破性的频率合成技术原理及其杂散抑制方法。
最后介绍了我的低噪声分数分频锁相跳频源的设计实例，它们都取得很好性能指标。
总的说来，本文的研究对低噪声锁相环的设计是具有一定的参考价值和指导意义的。
研究方法：
首先通过简要介绍PLL技术的发展历史和发展现状，对锁相环技术的发展过程有初步的认识。
然后查阅主要的IC电路和其应用，按照IC电路的应用领域进行分类介绍。
最后应用锁相环技术设计频率合成器。
通过对方案的稳定性、抗干扰性等方面做全面的分析，最终选定一种适合的方案作为最终的设计方案。
并对设计出的电路器件以及工作原理进行详细的介绍。
研究步骤：
首先确定此课题的可研究性，由于PLL技术的运用愈加广泛，此课题的研究会更有意义，再次，查找关于锁相环的发展历史的资料及相关知识，查找关于锁相环的应用领域的各项知识进行分析研究。
最后，理清思路，将所有的资料以及自己的认识连贯起来。
最后开始写报告。
摘要
随着现代通信、雷达、电子侦察和对抗技术的飞速的发展，对作为核心部件的频率合成器的性能指标提出了越来越高的要求，宽频带、高频率分辨、低捷变时间、高频率稳定度、低相位噪声、低杂散、能程控等。
这些技术要求用普通的模拟电路技术是很难达到的，频率合成技术是产生大量高精度、高稳定度频率信号的主要技术。
分数分频频率合成器则是近年来出现的一种新技术，它与传统的整数分频频率合成器相比具有频率分辨率高、相位噪声低等优点。
本文介绍了锁相环和频率合成技术的基础理论，并对分数分频频率合成器及其实现技术进行了探讨。
环路滤波器是频率合成器能稳定工作的输出低相位噪声、低杂散信号的关键部件，本文给出了环路滤波器的具体计算方法，并通过试验证实了其可行性。
关键词：
锁相环;频率合成器;相位噪声;杂散;环路滤波器
ABSTRACT
Today,astheelectronictechnologyisdevelopingfantasticallyfast,therequestforhigherperformanceofsynthesizersisputforward,widefrequencyrange,highfrequencyresolution,lowjumptime,lowphasenoise,highspuriousrestrainingandcontrolledbyprogram.Theserequirementsaretoohardtobereachedbyusingnormalanalogcircuit.Frequencysynthesizeristhekeytechnologytoproduceagreatdealofhighresolution,highstabilizationfrequencysignal.
Fraction-Nphaselockedloop（FNPLL）frequencysynthesizerhasbeenappearedinrecentyears.IthastheadvantageofhighfrequencyresolutionandlowphasenoisewhencomparedwithtraditionalInteger-Nphaselockedloop（NPLL）frequencysynthesizer.
Inthispaperthebasictheoryofphaselockedloop（PLL）andfrequencysynthesizertechnologywereintroduced,thetheoryandimplementofFNPLLfrequencysynthesizerwerediscussedtoo.
Loopfilteristhekeycomponenttokeepfrequencysynthesizerworkingsteadilyandoutputtingsignalofexcellentperformance.Inthispapermethodsofdesigningloopfilterweregiven.Thereliabilitywasverifiedinexperiment.
Keywords:
phaselockedloop;frequencysynthesizer;phasenoise;spur;loopfilter
一、频率合成器概述8
1.1频率合成器的概念及其发展8
1.2频率合成技术近况及其展望9
1.3本文的主要研究内容和意义11
二、锁相环基本原理和理论12
2.1鉴相器（PD）13
2.2压控振荡器（VCO）13
2.3环路滤波器（LPF）14
2.4环路的相位模型14
三、分数分频锁相环频率合成器的设计及实现15
3.1分数分频锁相环频率合成器的设计15
3.1.1LMX2470简介16
3.1.2分数分频锁相环频率合成器方案原理19
3.1.3环路滤波器的设计20
3.1.4分频比控制设计22
3.2频率合成器的结果分析22
第一章频率合成器概述
1.1频率合成器的概念及其发展
所谓频率合成，又称频率综合，简称频综，是由一个（或几个）具有低相噪、高精度和高稳定度等综合指标的参考频率源经过电路上的混频、倍频或分频等信号处理，以便对其进行数学意义上的加、减、乘、除等四则运算，从而最终产生大量具有同样精确度与稳定度的频率源。
频率合成技术起源于二十世纪三十年代，至今已有近七十年的历史。
频率合成器是电子系统的心脏，是决定电子系统性能的关键设备，随着现代军事、国防及无线通信事业的发展，移动通信、雷达、制导武器、电子测量仪器和电子对抗等电子系统对频率合成器提出了越来越高的要求。
世界各国都非常重视频率合成器的研究与应用，低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已经成为频率合成发展的主要趋势。
对于频率合成器，主要有六项性能指标：
频率范围、频率间隔、频率稳定度、杂散抑制、相位噪声、频率转换时间。
这六项指标影响着整个频率合成器的方案论证，成本估算，体积考虑和功耗等方面。
其中杂散水平，相位噪声，频率转换时间为最的关键指标。
这六项指标为是设计频率合成器的最基本的依据。
随着数字信号理论、计算机技术、DSP技术及微电子技术的发展，在频率合成领域诞生了一种革命性的技术，这便是二十世纪七十年代出现的DDS（DirectDigitalSynthesis）——直接数字频率合成技术。
1971年，J.Tierney和C.M.Rader等人在数字频率合成器一文中首次提出了一种新型的频率合成技术——直接数字频率合成（DDS）的概念。
从而揭开了频率合成技术发展的新篇章，这标志着频率合成技术迈进了第三代。
DDS技术是利用数字方式累加相位，再以相位和来查询正弦函数表得到正弦波的离散数字序列，最后经D/A变换形成模拟正弦波的频率合成方法。
DDS频率合成技术的优点是具有超高的捷变速度（<0.1μs）,超细的分辨率（可达1μHz），以及相位的连续性，可以输出宽带的正交信号，容易实现线性调频和其他各种频率﹑相位﹑幅度调制，输出频率的稳定度及相噪等指标与系统时钟相当，全数字化便于单片集成等优良性能。
因此在短短二三十年时间里，得到了飞速的发展和广泛的应用。
另外，有一种典型的频率合成器称为混合式频率合成器（HybridFrequency
Synthesis），如前所述，PLL频率合成技术具有高频率、宽带、频谱质量好的优点，但是其频率切换速度低，只能达到微秒级。
而DDS技术则具有高速频率捷变能力（可以达到纳秒级）、高度的频率和相位分辨能力，但目前尚不能做到宽带，频谱纯度也不如PLL。
在设计电路时经常要在带宽、频率精度、频率切换时间、相位噪声等要求中折衷考虑。
因此，出现了多种将两种技术结合起来构成DDS与PLL混合技术实现频率合成的方案，DDS＋PLL频率合成就是以DDS作为PLL的参考源驱动PLL的一类混合型频率合成技术.DDS有输出步长小而又有较高相噪的优点，但同时又有杂散较多的缺点。
而PLL在输出步长小时，相位噪声差，但它对杂散的抑制性能良好。
所以DDS与PLL两种频率合成技术结合起来，取长补短，相得益彰，是一种非常合理的频率合成解决方案。
因此DDS＋PLL频率合成已经成为目前使用最为广泛的频率合成技术之一。
1.2频率合成技术近况及其展望
近年来随着GSM、GPRS、3G、BlueTooth乃至已经提出标准的4G等移动通信以及LMDS、无线本地环路等无线接入的发展，同时加上合成孔径雷达、多普勒脉冲雷达等现代军事、国防、航空航天等在科技上的不断创新与进步，世界各国都非常重视频率合成器的发展。
所有的这些社会需求以及微电子技术、计算机技术、信号处理技术等本身的不断进步都刺激了频率合成技术的发展。
就锁相环频率合成方面而言，随着各生产频率合成芯片的公司如Qualcomm、ADI、NSC、Motorola、PSC及Cypress等相继推出各自的优势产品，使得PLL频率合成的发展表现出以下趋势：
1频率合成器芯片各项技术指标大大提高。
以PLL频综为例，如美国国家半导体公司的LMX243X频综芯片的噪声基底已达到－219dBc/Hz，还有如美国PEREGEINE公司的PE3236，Qualcomm公司的Q3236等等性能优良的频综芯片；同时，PLL芯片的体积和功耗也越来越小；芯片的工作频率越来越高，如ADI公司在Si片上生产的PLL频率合成芯片已能工作到6GHz。
2鉴相器不再使用传统的电压型，而是采用电流型电荷泵技术，使得鉴相器的输出变为误差电流而不是误差电压。
电荷泵锁相频率源具有低功耗、高速、低抖动、低成本等特点。
理想的电荷泵具有无限大的环路增益，若不考虑压控振荡器的电压输入范围，则该环路具有无限大的频率牵引范围。
由于电荷泵技术的使用，在锁相环路滤波设计时就可以采用无源的环路滤波器。
这样的结果是一方面锁相环仍然可以获得理想二阶环路滤波器的性能；另一方面它可以改善因环路滤波中存在有源器件而使相噪的恶化，视具体情况不同，一般来说有3～8dB的相噪改善。
当然，环路中采用有源滤波来抑制杂散又另当别论。
3小数（分数）分频（Fraction-N）频率合成器的崛起。
整数分频PLL的步长和分辨率是一对矛盾。
虽然DDS的步长和分辨率可做得很小，但输出频率不高，杂散很大。
但现代的分数频率合成器则很好的解决了这个问题。
由于采用全数字Σ－Δ内插调制器，大大地抑制了量化噪声，同时也克服了传统模拟相位内插（API）的电路复杂、调试困难等缺点。
分数锁相环具有宽带、低相噪、高分辨率等优良性能。
如美国国家半导体公司的LMX2471Delta-SigmaFractional-NRF/IFDual，最高工作频率达3.6GHz,噪声基底达－210dBc/Hz，功耗5.6mA。
4频综芯片的外围芯片技术指标也有很大的提高，这就进一步提高了频率合成器的性能和指标。
如VCO、晶体振荡器等的噪声性能也越来越高。
在DDS频综方面，目前生产DDS芯片公司主要有美国的ADI、QualcommSciteg、电子科技大学硕士学位论文分数分频锁相环频率合成器的研究7Standford、Harris及Synegy等公司以及法国的Omerga、Dassault公司等。
市场上性能优越的DDS芯片也层出不穷，Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的时钟频率130MHz，分辨率0.03Hz，杂散-76dBc，变频时间0.1μs；Sciteq公司也推出了系列化的DDS产品，其中ADS-431的时钟频率为1.6GHz，可正交输出，分辨率1Hz，杂散-45dBc，变频时间30ns；此外，美国AnalogDevice公司也相继推出了他们的DDS系列：
AD9850、AD9851，可以实现线性调频的AD9852，两路正交输出的AD9854以及以DDS为核心的QPSK调制器AD9853、数字上变频器AD9856和AD9857。
AD9858的时钟频率1000MHz，相躁－147dBc/Hz，杂散-84dBc。
此外，在微波频段的频率合成中还有另外一种重要的技术，那便是介质谐振器（DR）稳频的振荡器（DRO）。
DR的高Q特性使其充当了“微波晶振”的角色，故在微波频段的频率合成中通过使用DRO便能够极其容易地实现微波频率源的低相位噪声。
DR兼具价格低廉与谐振频率温度系数可正可负的优良特性，这一特性可以大大提高DRO的频率温漂性能，在这一点上普通的晶振是无法实现的，因为普通晶振要想减小温漂只有采用TCXO（TEMPERATURECOMPENSATIONCRYSTALOSCILLATORS－温补晶振）或OCXO（OVENCONTROLLEDCRYSTALOSCILLATORS－恒温晶振）,这将增加其实现的复杂性。
用GaAs-MESFET做成的DRO在微波波段（≥10GHz），其相位噪声很容易做到-100—-120dBc/Hz@10KHz。
DRO的缺点是无法实现宽带多频点。
但是DRO在点频工作时具有很大的优势，所以DRO频率合成器是一种具有很大发展与应用前景的微波频率源。
尽管上述各种频率合成技术各有优点，但现在的频综发展趋势是将DS、PLL、DDS、DRO、混频、倍频等技术合理组合使用，这样使得频率合成器的相位噪声，杂散指标、跳频时间和输出频率范围等技术指标大大提高。
如锁相环介质压控振荡器（PLL-DRVCO）可使相位躁声在很宽的付氏频率范围内保持很低。
此外采用多环以及混频PLL也是减小相位躁声与杂散信号的常用方法。
1.3本文的主要研究内容和意义
在现代无线通信系统中，频率合成器的高相噪、小步长和低分辨率等指标是决定系统性能的一个关键性因素。
高的相噪指标能提高系统的信噪比，降低临近信道干扰，增加信道之间的隔离度；小步长和低分辨率能提供较多的可用频点数。
而锁相跳频源作为当今频率源的主流，可见研究其低噪声性能很有现实意义。
本文先分析了锁相环工作的基本原理，然后分析锁相环各部件相位噪声产生机理以及它们对锁相环噪声的贡献以及锁相环这个系统的噪声性能。
第四章概述了近代微波频率合成技术，在第五章分析了分数锁相环这种具有突破性的频率合成技术原理及其杂散抑制方法。
最后介绍了我的低噪声分数分频锁相跳频源的设计实例，它们都取得很好性能指标。
总的说来，本文的研究对低噪声锁相环的设计是具有一定的参考价值和指导意义的。
第二章锁相环基本原理和理论
锁相环是一个相位自动控制系统，其基本框图如图2－1，它主要由三部分构成：
鉴相器（PD）、环路滤波器（LPF）、压控振荡器（VCO）。
鉴相器是相位比较装置，用来检测输入信号瞬时相位θi（t）与反馈瞬时相位θo（t）之间的相位差θe（t），产生对应于两信号相位差θe（t）的误差电压Ud（t）。
环路滤波器的作用是滤除误差电压Ud（t）中的高频成分和噪声，以保证环路要求的性能，增加系统的稳定性。
压控振荡器守控制电压）uc（t）的控制，使压控振荡器的频率向输入信号的频率靠拢，也就是使差拍频率越来越低，直至消除频差而锁定。
锁相环路的基本构成
锁相环是一个相位负反馈控制系统。
它比较输入信号和压控振荡器输出频率之间的相位差，从而产生误差控制电压来调整压控振荡器的频率，以达与输入信号同频。
在环路开始工作时，通常输入信号的频率与压控振荡器未加控制电压时的振荡频率是不同的，由于两信号之间存在固有频差，他们之间的相位差势必一直在变化，会不断地变到超过2π，而鉴相器的特性是以2π为周期，结果鉴相器输出的误差电压就在某一范围内摆动。
在这种误差电压控制下，压控振荡器的频率也就在相应的范之内变化。
若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来（当然只有在一定的条件下才可能这样）。
达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差电压为一固定值，这时环路就进入锁定状态。
2.1鉴相器（PD）
鉴相器是一个相位控制比较器，用来检测输入瞬时相位θi（t）与反馈瞬时相位θo（t）之间的相位差θe（t）。
而输出的误差电压Ud（t）是相位差θe（t）的函数。
即：
Ud（t）=f[θe（t）]
其中函数f[θe（t）]称为鉴相特性。
由此可以看出鉴相器在锁相环中起误差敏感元件作用。
常用的正弦鉴相器可用模拟乘法器与低通滤波器的串接作为模型,如图）a所示；鉴相器的数学模型，如图b所示。
图a图b
2.2压控振荡器（VCO）
压控振荡器是一个电压—频率变换装置，它的振荡频率应随输入控制电压uc（t）线性的变化。
即：
ωv（t）=ωo+Kouc（t）
其中ωv（t）是压控振荡器的瞬时角频率；Ko为压控灵敏度，单位是[rad/s.V],ωo是环内压控振荡器的自由振荡角频率,它也是环路的一个重要参数。
实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围压控灵敏度会下降。
压控振荡器的输出是反馈到鉴相器上，对鉴相器输出误差电压uc（t）起作用的不是其频率，而是相位。
其传输函数为：
θo（t）=KOuc（t）/s
上式包含一个积分算子1/s，这是相位与角频率之间的积分关系形成的。
这个积分是压控振荡器固有的，因此通常称压控振荡是PLL中的固有积分环节。
这个积分作用在路中起着相当重要的作用。
实际应用中的压控振荡器的控制特性只有有限的线性控制范围，超出这个范围压控灵敏度会下降。
上图中的实线是实际的压控曲线。
压控振荡器的输出是反馈到鉴相器上，对鉴相器输出误差电压uc（t）起作用的不是其频率，而是相位。
2.3环路滤波器（LPF）
环路滤波器具有低通特性，它可以起到低通滤波器的作用，更重要的是它对环路参数调整起着决定性的作用。
环路滤波器是一个线性电路，由电阻、电容、电感（有时还包括运算放大器）组成，在时域分析中可用一个传输算子F（p）来表示，其中p（d≡/dt）是微分算子；在频域分析中可用传输函数F（s）表示，其中s（jα+Ω）是复频率；若用sj=Ω代入F（s）就得到它的频率响应F（jΩ）,故环路滤波器模型可表示如下图:
Ud（t）F（p）Uc（t）ud（s）F（s）uc（s）
环路滤波器的模型
环路滤波器有无源滤波器和有源滤波器两种类型，常用的环路滤波器有RC积分滤波器、无源比例积分滤源波器和有源比例积分滤波器。
2.4环路的相位模型
前面已分别得到了环路的三个基本部件的模型，按图2－1的环路结构，将这三个模型连接起来得到环路的模型，如图
升级会员 