优质文档基于eda的数字钟程序设计.docx

优质文档基于eda的数字钟程序设计.docx

《优质文档基于eda的数字钟程序设计.docx》由会员分享，可在线阅读，更多相关《优质文档基于eda的数字钟程序设计.docx（10页珍藏版）》请在冰豆网上搜索。

优质文档基于eda的数字钟程序设计

一、课题要求：

（1）技术要求：

1、掌握多功能数字钟的工作原理。

2、应用EDA技术，VHDL语言编写程序。

3、层次化设计，设计原理框图。

4,、硬件设计及排版。

（2）功能要求：

1、基本功能：

能进行正常的时、分、秒计时功能，分别由6个数码管显示24小时、60分钟、60秒的计数器显示。

2、扩展功能：

（1）能够利用按键实现“校时”“校分”

“清零”功能。

（2）能利用扬声器做整点报时，整点前

五秒短声，整点长声。

（3）本人工作：

负责软件部分,,编写各部分模块的VHDL程序，并且锁定引脚，将程序下载到芯片中。

二、设计方案：

原理框图:

数字钟原理框图

一共有11个小模块：

分频，片选，按键，小时，分，秒，显示模块，七段显示译码器，报

时，扬声，36译码器。

左边第一个是时钟信号输入端，50Mhz到分频模块。

第二个为清零按键，第三个为校分按

键，第四个为校时按键。

右边第一个为七段显示译码器输出端，第二个为扬声器输出端，第三个为6个数码管输出

端。

中间模块为数字钟的核心，有计时，报时，校时功能。

三、单元模块设计

1、分频模块

该模块是将时钟脉冲50Mhz分频到1000、500和1，分别给报时模块和及时模块。

2、秒模块

仿真图

该模块为60进制计数器，有分频模块得到的1hz进行计时，计时输出为秒的数值，在计时到59时进位1到co端。

当按下s3时，秒清零。

3.、分模块

仿真图

该模块也为60进制计数器，计时输出为分的数值。

在EN信号有效且时钟来时，计数器加1、在s2按下时，EN使能端有效，实现校分功能。

4、时模块

仿真图

该模块为24进制计数器，计时输出为小时的数值，在EN信号到来时，计数器加1，在S1按下时，EN信号有效，实现校时功能。

5、片选模块

仿真图

该模块提供数码管片选信号。

6、按键模块

仿真图

该模块是有几个门电路组成，把它编写成一个模块，到时写程序方便。

该模块连接几个按键，由按键控制。