触发器教案.docx

资源描述

触发器教案.docx

《触发器教案.docx》由会员分享，可在线阅读，更多相关《触发器教案.docx（21页珍藏版）》请在冰豆网上搜索。

触发器教案.docx

触发器教案

《脉冲与数字电路》课程教案

教学内容：

基本RS触发器

目的与要求：

掌握时序逻辑电路的概念及其同组合逻辑电路的区别；

掌握触发器的概念和基本RS触发器的结构特点和逻辑功能。

重点与难点：

存储和记忆功能的实现

电路符号及其意义

课型：

讲解与示例

教学方法：

首先分析两种稳态，再说明两种稳态间的触发转换，根据状态转换条件列出真值表，最后归纳特征方程。

可能的情况下演示逻辑状态的触发翻转

教具：

基本RS触发器的演示电路板

时间分配：

导入5分，概述10分，逻辑电路15分，稳态分析15分，触发翻转分析20分，真值表及特征方程15分，其它基本RS触发器举例5分，小结与作业布置5分。

教学进程：

＜导入＞复习：

（提问）1．编码器和译码器分别能完成什么功能？

（编码器的作用是把要传送的离散信息转换成与二进制码对应的电信号，译码是编码的逆过程，将二进制码信号还原成原始离散信息。

）

2．常用的编码器和译码器有哪些种类？

（编码器分为输入信号互斥的和优先编码两种。

常用的译码器有二进制译码器、二－十进制译码器和显示译码器等）

（引言）除组合逻辑电路之外，另一种重要的数字逻辑电路是什么？

＜正课＞

概述：

一、什么是时序逻辑电路

任一时刻的稳态输出不仅与相关时刻输入信号的组合有关，而且还与电路原来的输出状态有关的电路。

二、时序逻辑电路的特征

具有记忆（又称存储）功能，能存储电路的稳定输出状态。

能存储这些状态的基本电路是各种触发器。

三、时序逻辑电路的一般结构

由组合电路和存储电路共同组成。

四、时序逻辑电路的表示方法

有表达式法、状态转换真值表法、时序波形图法和逻辑图表示法。

第一节基本RS触发器

一、与非门组成的基本RS触发器

展示电路，强调由两个与非门交叉反馈组成。

1．电路结构介绍

两个与非门。

两个输入端：

R――置“0”或复位端

S――置“1”或置位端

解释：

非号“－”表示低电平有效，即输入低电平时起作用。

两个输出端：

Q――正逻辑输出端

Q――负逻辑输出端

解释：

在正逻辑下，Q＝1，Q＝0表示触发器处于“1”状态

Q＝0，Q＝1表示触发器处于“0”状态

2．逻辑符号

强调：

RS触发器应看成一个整体，是一个逻辑部件，不能再看成两个门电路

Q和Q区分输出端的位置；

RD和SD区分输入端的位置。

“”表示低电平有效或负脉冲触发。

3．稳态分析

介绍稳态和双稳态概念：

当输入端为高电位时，具有两种能够长期保持的输出状态。

（1）第一种稳态分析：

Q＝1，Q＝0

Q＝0，经反馈线给G1输入低电平，保持G1输出高电平；

G1输出的高电平再反馈到G2的输入端，使G2输出低电平。

结论：

上述状态是稳定的。

（2）第二种稳态分析：

Q＝0，Q＝1

Q＝0，经反馈线给G2输入低电平，保持G2输出高电平；

G2输出的高电平再反馈到G1的输入端，使G1输出低电平。

结论：

上述状态也是稳定的。

归纳：

交叉耦合使两个与非门的输出电平具有了相互保证的功能。

4．逻辑功能分析

（1）RD＝0、SD＝1

RD＝0使Q＝1，而Q＝SD＝1又使Q＝0，故电路状态被置“0”态，又称复位。

复位通常用RESET表示。

（2）RD＝1、SD＝0

SD＝0使Q＝1，而Q＝RD＝1又使Q＝0，故电路状态被置“1”态，又称置位。

置位通常用SET表示。

（3）RD＝1、SD＝1

如前述，电路处于稳定状态，即状态不会发生变化，称为保持态。

（4）RD＝0、SD＝0

两个输入端全部输入低电平，将使两个与非门全部输出高电平。

这种状态是不能稳定的，称为不定态。

正常工作时不允许出现这种情况。

5．功能真值表与特征方程

假定触发前（两个输入端电平变化前）的状态为Qn（也称原状态或现状态），触发后的状态为Qn+1（也称下一状态或次状态）。

则可根据上述四种情况的分析列出以下表格，称为与非门基本RS触发器的功能真值表。

RDSD

Qn+1

功能

不定态

置0态

置1态

保持态

推导特征方程：

使Qn+1＝1的最小项为RD·SD；

使Qn+1＝Qn的最小项为RD·SD·Qn；

利用无关项Qn+1＝×的最小项RD·SD来化简表达式；

得Qn+1＝RD·SD＋RD·SD·Qn＋RD·SD

＝SD＋RD·SD·Qn

＝SD＋RD·Qn

强调：

由于限制SD和RD的输入电平不能同时为“0”，因此应附带约束条件为SD＋RD＝1。

二、或非门构成的基本RS触发器

展示由或非门构成的基本RS触发器电路和逻辑符号，比较两种电路的不同。

强调输入端为高电平有效，因此代号为S和R。

列出这种触发器的功能真值表，并同与非门构成的触发器相比较。

RDSD

Qn+1

功能

保持态

置1态

置0态

不定态

推导特征方程，并同与非门构成的触发器相比较。

Qn+1＝SD＋RD·Qn

SD·RD＝0（约束条件，表示不能同时为零）

小结：

时序逻辑电路具有记忆功能的原因是包含有存储功能的触发器。

最基本的触发器是基本RS触发器。

它有由与非门组成和由或非门组成的两种。

它们的共同点是交叉耦合形成正反馈，有Q＝1和Q＝0两种稳定状态，在输入电平的触发下可以发生状态改变。

它们的区别是前者输入低电平有效，后者输入高电平有效。

基本RS触发器有四种可能状态，分别是置“0”（又称复位）、置“1”（又称置位）、保持和不定状态。

最后一种在正常工作时是不允许发生的，它构成约束条件。

基本RS触发器的特征方程是相同的，仅约束条件不同。

课外作业：

P24011－3

追记：

《脉冲与数字电路》课程教案

教学内容：

同步触发器

（一）

目的与要求：

掌握同步触发器同基本RS触发器的主要联系与区别；

掌握同步RS触发器和JK触发器的电路结构及功能特点。

重点与难点：

同步触发的必要性及实现方法

同步在电路结构及功能上的区别

课型：

讲解与示例

教学方法：

在分析基本RS触发器不足的基础上导入同步触发器；增加同步RS触发器的内容，减小知识跨度；用比较法介绍RS和JK两种同步触发器。

教具：

同步RS触发器和JK触发器教学挂图或幻灯片

时间分配：

导入5分，同步触发的意义5分，同步RS触发器35分，同步JK触发器30分，两种触发器比较10分，小结与作业布置5分。

教学进程：

＜导入＞复习：

（提问）1．基本RS触发器在组成上有什么特点？

（由两个与非门或两个或非门组成，相互交叉耦合，有两个输出端和两个输入端，有两种稳定状态）

2．基本RS触发器有哪几种工作状态？

（根据两个输入端的电平不同，有保持、置0、置1和不定四种状态，其中不定态在正常工作时不允许出现）

（引言）思考：

在RS触发器发生状态变化时，两个输出端的电平变化是有先后的，还时同时进行的？

（有先后的，这在数字电路中常常是不允许的）

＜正课＞第二节同步触发器

概述：

同步的概念

数字电路有一个共同的时钟（又称钟控）信号，要求所有触发器的状态只有在时钟脉冲到来时才改变（又称翻转）。

这种方式称为同步工作方式。

基本RS触发器在输入电平发生变化后，无论是否有时钟脉冲到来，都会发生翻转，而且两个输出端状态翻转的时刻有先后。

这将导致数字电路工作的混乱。

一、同步RS触发器

1．电路组成原理

在基本RS触发器的基础上增加两个控制门G3和G4。

R和S要改变基本RS触发器的状态，必须在时钟脉冲CP为高电平“1”时才有可能。

只要CP脉冲为低电平“0”，两个控制门就被封锁，R和S的电平变化就不能影响触发器的状态。

于是实现了同步触发。

其中，R为置“0”端，S为置“1”端，CP为时钟控制端；SD和RD分别为强迫置“1”端和强迫置“0”端。

2．逻辑符号

解释：

R和S为高电平有效

RD和SD为低电平为效

“∧”表示时钟信号输入端

3．功能真值表

分析以下四种情况，强调状态变化只在CP脉冲到来的上升沿才发生。

解释“n”和“n+1”的概念。

CPn+1

G1（Q）

G2（Q）

不变

不定

列出功能真值表：

Qn+1

不定

归纳特征方程：

Qn+1＝SnRn＋SnRnQn＋SnRn＝Sn＋RnQn

约束条件：

Rn＋Sn＝1

4．波形图分析（前几个同期由教师分析，后三个同期由学生分析）

强调：

电路状态只能在CP脉冲的上升沿到来时触发翻转；是否翻转与翻转成什么状态则由R和S的输入电平决定。

归纳：

同步RS触发器增加了两个控制门后，电路翻转由CP时钟脉冲控制，但电路的四种可能状态未发生变化，特征方程也未变化，仅仅R和S脉冲变为高电平有效触发。

过渡：

RS触发器的不足――存在不定状态，容易发生错误；没有翻转态，不能用于计数。

二、同步JK触发器

特点：

两个输入端的电平组合不会导致不定态，有翻转计数状态。

1．逻辑图

强调内电路由主、从两个触发器组成。

输入电平控制从触发器，从触发器控制主触发器，输出电平由主触发器决定。

对内电路原理不作要求。

注意：

R和S端改为了K和J端；

CP脉冲低电平有效（触发），又称下降沿触发。

解释：

在某些逻辑电路中，CP脉冲输入端又称为CK（CLOCK时钟）端；复位端RD又称为清除（CLEAR）端；置位端SD又称为预置（PRESET）端。

2．功能真值表与特征方程

Qn+1

备注

强制置“1”或置“0”，J、K、CP端输入不起作用

保持

置“0”

置“1”

翻转（计数态）

不允许

解释：

只有在RD＝SD＝1时，J、K、CP端才起作用

特征方程：

Qn+1＝J·K·Qn＋J·K·0＋J·K·1＋J·K·Qn

＝J·K·Qn＋J（K＋K·Qn）

＝J·K·Qn＋J·K＋J·Qn（吸收率）

＝J·K＋K·Qn＋J·Qn（吸收率）

＝K·Qn＋J·Qn（包含率）

要求学生将JK＝00，01，10，11等值代入验证。

3．另一种JK触发器的逻辑图

介绍：

属于上升沿触发的JK触发器。

RD和SD为高电平时强制置“0”或“1”。

RD＝SD＝0时，J、K、CP端起作用。

注意：

向学生指出图11－14（c）有错误。

两种同步触发器的比较：

都有时钟控制端，电路状态在时钟脉冲CP或CK到来时才有可能发生变化。

都有强制置“0”和强制置“1”端，在强制端电平对触发器状态不产生影响时，触发输入端的电平才对电路的状态起作用。

RS触发器的两个触发输入端是R端和S端；JK触发器的触发输入端是J端和K端。

RS触发器的四个可能的触发状态是“置位”、“复位”、“保持”和“不定”；JK触发器的四个可能的触发状态是“置位”、“复位”、“保持”和“翻转”。

小结：

同步触发器设有控制动作的时钟脉冲CP信号输入端，CP信号的触发方式有电平触发和边沿触发两种。

CMOS触发器多取上升沿触发，TTL触发器多取下降沿触发。

同步RS触发器有三种可能应用的功能，即保持、置位和复位，不能用于计数。

JK触发器在此基础上增加了翻转功能，可用于计数。

课外作业：

P2401

追记：

《脉冲与数字电路》课程教案

序号：

教学内容：

第十一章时序逻辑电路

第二节同步触发器

（二）

目的与要求：

掌握D触发器和T触发器的结构和功能特点；

熟悉四种同步触发器的转换方法。

重点与难点：

D触发器的存储功能及T触发器的计数功能

用JK触发器制作D触发器和T触发器

课型：

讲解与示例

教学方法：

从实现需要入手介绍D、T触发器，强调触发器转换的必要性，并通过比较法总结四种同步触发器，以加深学生印象。

教具：

D触发器和T触发器教学挂图或幻灯片

时间分配：

导入5分，D触发器20分，T触发器20分，触发器的转换20分，四种触发器的比较20分，小结与作业布置5分。

教学进程：

＜导入＞复习：

（提问）1．同步RS触发器同基本RS触发器在结构和功能上有什么不同？

（增加了两个受时钟CP脉冲控制的门电路，在CP脉冲的有效电平或边沿到来前，控制门被封锁，R和S端不起作用；基本RS触发器的状态只由R和S端的输入电平变化决定，同步RS触发器还必须受CP脉冲的控制）

2．同步RS触发器同JK触发器相比在结构和功能上有哪些异同？

（结构上RS端换成了JK端；后者比前者增加了翻转或计数功能）

（引言）常用的同步触发器还有D触发器和T触发器等。

＜正课＞第二节同步触发器

（二）

三、T触发器

1．组成及电路符号

将J－K触发器的J、K端连接成同一个端子，称为“T”端，形成T触发器。

J、K端连接起来之后，只可能取相同的值，即00或者11。

2．功能真值表与特征方程

Qn+1

备注

保持

翻转

由表可见，T触发器只有保持和翻转计数两种功能。

推导特征方程：

Qn+1＝T·Qn＋T·Qn

3．T′触发器

解释：

只具有计数翻转功能的T触发器称为T′触发器。

用JK触发器组成T′触发器：

将J、K端连接并接高电平“1”。

于是有：

Qn+1＝K·Qn＋J·Qn＝Qn

用D触发器组成T′触发器的方法见后。

四、D触发器

1．组成及电路符号

将J－K触发器的K端通过非门与J端连接成一个端子，称为“D”端，形成D触发器。

非门的加入，使得J、K端只能取相反的值，即K＝D，J＝D。

2．功能真值表与特征方程

Qn+1

备注

置“0”

置“1”

由表可见，D触发器只有置“0”和置“1”两种功能。

至于是置“0”还是置“1”，则由CP脉冲到来时的D端电平决定。

学生归纳特征方程：

Qn+1＝Dn

3．用D触发器组成T′触发器

将D触发器的“D”端接触发器的“Q”输出端。

于是有Qn+1＝Dn＝Qn

五、触发器间的转换

必要性：

实际产品中没有T触发器；用户手中往往有一种触发器，却需要另一种触发器。

方法：

参考表11－10

转换举例：

1．用D触发器转换

其中，异或门构成引导门电路其中，或门、与门和非门构成引导门

2．用JK触发器转换

前面已经给出，此处从略。

小结：

几种同步触发器的比较。

同步RS

J－K

T′

基本RS

Qn+1

不允许

Qn+1＝S+RQn

Qn+1＝JQn+KQn

Qn+1＝D

Qn+1＝TQn+TQn

Qn+1＝Qn

Qn+1＝S+RQn

课外作业：

P2402

追记：

《脉冲与数字电路》课程教案

序号：

教学内容：

第十一章时序逻辑电路

第三节触发器的波形分析

目的与要求：

巩固同步触发器的有关知识；

初步掌握触发器的波形分析方法。

重点与难点：

根据时钟脉冲决定触发时刻

根据输入电平组合决定电路的状态变化

课型：

讲解与示例

教学方法：

教师举例说明同学生练习相结合。

教具：

有关幻灯片或小黑板

时间分配：

复习导入10分，教师举例30分，学生练习35分，教师讲评10分，小结与作业布置5分。

教学进程：

＜导入＞复习：

（提问）1．常用的同步式触发器有哪几种？

（同步RS触发器、JK触发器、D触发器、T触发器和T′触发器）

2．上述触发器有哪些主要功能？

（RS触发器有保持、置位和复位三种功能；JK触发器有保持、置位、复位和翻转四种功能；D触发器有置0和置1两种功能；T触发器有保持和翻转两种功能；T′触发器有计数翻转一种功能）

（引言）波形分析是触发器的重要应用之一，也是巩固触发器有关知识的重要方法。

＜正课＞第三节触发器的波形分析

概述：

所谓波形分析就是给出CP脉冲波形和输入电平变化，确定触发器输出状态的变化过程。

一、教师举例

1．J－K触发器的分析

分析步骤：

（1）确定时钟脉冲的有效触发边沿（上升或下降沿）

（2）观察CP每一个触发边沿时刻所有输入量的电平（高或低）

（3）根据输入量的电平组合在功能真值表中查看对应的输出状态（保持、置位、复位或翻转）

（4）按照Q端的起始电平和查出的功能状态画出相应的波形图

实例：

图1所示的JK触发器中，CP脉冲和J、K端电平变化如图2所示，并设Q端的初始电平为低电平，试分析输出电平的变化波形。

分析：

（1）由图1可知，CP脉冲的下降沿为有效触发边沿。

（2）过CP有效沿画垂线，核查J端和K端的电平，记下这些电平组合11、11、00、10和01。

（3）根据电平组合查得相应的功能状态为翻转、翻转、保持、置“1”和置“0”。

（4）按Q端的起始电平为“0”，逐个CP周期画出Q端输出波形。

2．D触发器的分析

实例：

图3所示的D触发器中，CP脉冲和D端电平变化如图3所示，并设Q端的初始电平为高电平，试分析输出电平的变化波形。

分析过程略。

3．T触发器的分析

实例：

图5所示的T触发器中，CP脉冲和T端电平变化如图5所示，并设Q端的初始电平为低电平，试分析输出电平的变化波形。

分析过程略。

二、学生练习

1．分析JK触发器波形

JK触发器如图7所示，CP上升沿触发有效。

J、K端电平变化及Q端初始电平如图8所示。

试画出Q端的输出电平波形。

2．分析D触发器波形

D触发器如图9所示，CP下降沿触发有效。

D端电平变化及Q端初始电平如图10所示。

试画出Q端的输出电平波形。

3．分析T触发器波形

T触发器如图11所示，CP下降沿触发有效。

T端电平变化及Q端初始电平如图12所示。

试画出Q端的输出电平波形。

教师归纳（略）

小结：

再次强调分析步骤。

课外作业：

追记：

展开阅读全文