电子技术简易时钟课程设计.docx
《电子技术简易时钟课程设计.docx》由会员分享，可在线阅读，更多相关《电子技术简易时钟课程设计.docx（12页珍藏版）》请在冰豆网上搜索。
电子技术简易时钟课程设计
1绪论摘要
数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
时钟采用24小时制计时法，它是由数字脉冲发生电路、计数电路、译码电路、校时电路以及显示器等组成。
为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。
具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易，制造成本低等优点。
关键词：
数码管；555振荡器；与非门；BCD七段译码器
目录
摘要I
1绪论1
1.1课题意义及背景1
1.2课题设计内容及要求1
2系统论述3
3硬件电路设计4
3.1555振荡器电路设计4
3.2分频器电路设计4
3.3计数器路设计5
3.4显示电路设计6
3.5校时电路设计7
4系统调试及实验结果9
4.1系统综述9
4.2实验结果9
总结11
参考文献12
附录:
13
致谢15
1绪论
1.1意义及背景
20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.2课题研究内容及要求
本系统主要是基于555定时器电子时钟设计，并完成相应的实验。
主要内容包括显示电路设计、振荡电路设计、分频器电路设计、计数器电路设计、校时电路设计、实验验证等。
具体内容如下：
（1）振荡电路设计。
振荡器是数字电子时钟的核心部分，本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号；
（2）分频器电路设计。
振荡器产生的频率很高，我们采用三片74LS90集成芯片来实现分频；
（3）计数器电路设计。
本实验的“秒”、“分”采用六十进制计数器，“时”
采用二十四进制计数器；
（4）显示器电路设计。
显示采用八个数码管分别对“秒”、“分”、“时”
进行显示；
（5）校时电路设计。
本实验设计了对“分”、“时”校正电路，使走时更加准确；
（6）实验验证。
制定详细的实验方案，完成时间显示，记录实验结果，并对实验结果进行详细分析，以验证所设计系统的正确性和有效性。
课题研究设计要求：
（1）完成实验硬件电路设计；
（2）能够准确显示时、分、秒；
（3）能够对时、分校准；
（4）系统调试完成无误；
2系统概述
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
实验中的数字电子钟使用555集成芯片构成多谐振荡器产生计时脉冲信号，通过分频器（74LS90集成芯片）使脉冲信号达到标准的秒脉冲信号即产生频率为1HZ的信号。
秒、分、时分别为60、60和24进制计数器。
秒、分均为六十进制，即显示00~59，它们的个位为十进制，十位为六进制。
分秒功能的实现是用两片74LS161组成60进制递增计数器。
时为二十四进制计数器，显示为00~23，当十进位计到2，而个位计到4时清零，就为二十四进制。
时功能的实现也是用两片74LS161组成24进制递增计数器。
对计数信号采用74LS48集成芯片实现译码，使用6个共阴极七段数码管显示时，分，秒的计数。
通过组合逻辑电路对时钟的“分”，“时”进行校时，为避免校时中机械开关产生的抖动，所以在校时电路中加入RS锁存器，开关每按压一次，输出信号改变一次。
时钟电路框图如图2.1
图2.1时钟电路框图
3硬件电路设计
3.1555振荡器电路设计
振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号，信号振荡频率的精度和稳定度决定了数字钟的质量。
本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号如图3.1，信号从“3”脚输出，。
调节Rp可以改变脉冲信号的频率。
一般来说，振荡频率越高，产生信号的精确度越高，但是，同时振荡频率增大耗电量也会增加。
试验中，微调Rp使信号的输出频率为1kHZ。
（若要对精确度具有更高要求的时候，可以采用石英晶体振荡器产生脉冲信号）
图3.1555振荡器
3.2分频器电路设计
由于振荡器产生的频率很高（f=1kHZ），要得到标准的秒脉冲信号，需要分频电路。
本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。
因此，可以采用三片74LS90集成芯片（二—五—十分频器）来实现分频。
计数脉冲从
输入，若
为输出时实现二分频；当
与
相连，
作为输出端时，电路实现十分频。
三片74LS90均采用十分频连接，从而得到需要的1HZ标准秒脉冲信号。
电路如图3.2。
图3.2分频器
3.3计数器电路设计
标准秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。
“秒”“分”计数器为六十进制计数，“时”为二十四进制计数。
（1）六十进制计数器
由分频器来的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。
因此，可以选用两片74LS161集成芯片组成60进制计数器。
其中，“秒”个位为十进制，“秒”十位为六进制。
电路如图3.3。
图3.3六十进制计数器
由图可知CR（MR）接高电平，秒信号脉冲从CLK端输入进行十进制记数，满十输出进位信号，即
中的
=1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。
秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR（MR）端，当
中的
=0110时计数器清零，从而构成六进制计数器，同时输出向“分”计数器的进位信号。
分计数器的组成电路与秒计数器的组成电路完全相同。
不过进入CP的脉冲信号为秒十位进位信号输入的信号。
（2）二十四进制计数器
数字电子钟采用24小时制计时法，因此在“时”计数上采取二十四进制计数器。
由“分”十位进位的脉冲信号，首先送到“时”个位计数器，“时”个位计数器由74LS161集成芯片构成十进制计数，计数信号满10向十位进位，“时”十位也是用74LS161芯片构成三进制计数器。
电路如图3.4
图3.4二十四进制计数器
由图可知，来自“分”十位的进位信号进入“时”个位计数器，计数器满10清零，即当计数器
的
=1010时，同时向“时”十位计数器送入脉冲信号。
当
中的
=0100且
中的
=0010时，计数器
，
同时清零，即完成24进制计数。
3.4显示电路设计
译码是把给定的代码进行翻译,将时、分、秒计数器输出的四位二进制代码翻译为相应的十进制数,并通过LED显示器显示,通常LED显示器与译码器是配套使用的。
实验中选用的七段译码驱动器（74LS48集成芯片）和数码管采用共阴极接法。
电路如图3.5
图3.5显示电路
3.5校时电路设计
（1）通常情况下，时钟开始计时与标准时间不同，时钟采用输入脉冲信号给“时”，“分”校正，电路如图3.6
图3.6校时电路
由图3.6可知，当开关S向A闭合（自动闭合）时，时钟正常计数，当开关向B闭合即手动闭合时，每按压一次输出一个脉冲，即计数器计数增加1。
在按压按开关键时，由于机械开关的接触抖动，往往在几十毫秒内电压会出现多次抖动，相当于连续出现了几个脉冲信号。
显然，用这样的开关产生的信号直接作为电路的驱动信号可能导致电路产生错误动作，这些情况下是不允许的。
为了消除开关的接触抖动，因此在机械开关与被驱动电路间接接入一个基本RS触发器。
当S为0，R＝1（即开关向B闭合时），可得出CP＝l，
＝0。
当按压按键时，开关向A闭合，S＝1，R＝0，可得出CP＝0，
＝1，改变了输出信号的状态。
若由于机械开关的接触抖动，则R的状态会在0和1之间变化多次，若R＝l，由于A＝0，因此G2（
A）门仍然是“有低出高”，不会影响输出的状态。
同理，当松开按键时，S端出现的接触抖动亦不会影响输出的状态。
因此，图3.6所示的电路，开关每按压一次，输出信号CP仅发生一次变化。
这样就可以对时钟的“时”，“分”进行手动校正。
（2）为使时钟具有更加准确的计时，可采用等待校时对”秒“进行校正。
如图3.7，当开关SW3闭合时，时钟正常计数；当开关断开时，计数器停止计数，时钟可以进行对“秒”的校正，当标准时间与时钟显示的时间相同时，闭合开关SW3，这样就实现了对“秒”的校正。
图3.7秒调时
4系统调试及实验结果
4.1系统综述
电路通电后，由于计数器和译码器驱动电路的状态不同，数字电子钟的显示时间要通过校时电路来调整。
555构成多谐振荡器产生的f=1Hz的标准时间信号经过三个74LS90二-五-十进制计数器级联分频后，从第三个74LS90的
脚输出f=1Hz的秒方波信号，它既是秒计数器的计数脉冲，同时又作为时、分校正电路的校正信号（对分，时的校正也可以手动输入信号）。
秒脉冲信号送入秒计数器的个位进行计数，秒计数器个位从0开始计数，到9后输出进位信号，秒十位计数器加1，如此循环下去，当秒十位计数到6时，向分计数器送出进位信号，从而完成秒六十进制计数；分六十进制计数器工作原理与秒计数器完全相同；时计数器的个位在分计数器输入的进位信号作用下进行0—9的计数，到9后再接受到分进位信号，时个位输出1，输出计数脉冲使时十位的计数器加1，当时十位和时个位显示23点时，再有分进位信号脉冲输入时清零，显示为00点。
时钟显示最大计数为23:
59:
59。
各计数器的输出端输出的BCD码，分别送入相应的74LS48译码驱动集成电路译码，输出到LED共阳极数码管进行时间的显示。
4.2实验结果
如图4.1、图4.2、图4.3展示的是仿真照片,从照片上可以看到显示的“时”、“分”、“秒”、充分验证了本系统的功能精确、真实，可行。
图4.1实验结果
图4.2实验结果
图4.3实验结果
总结
利用中小规模的集成电路设计了一台数字电子钟。
该数字电子钟具有显示当前时、分、秒的时间、校时等功能。
在该系统中集成计数器是关键部件，由它构成了60进制秒计数器、60进制分计数器和24进制时计数器，并用译码器，LED七段数码显示器显示这三个计数器的输出。
在校时电路中，秒校时电路和分、时校时电路分别采用等待校时和输入脉冲校时来校对当前的显示时间。
在试验中，一般采用555构成多谐振荡器，或使用石英晶体振荡器产生脉冲信号，一般认为，振荡频率越高则精度越高，但是频率升高也会增加耗电量，所以在本实验中选用555多谐振荡器产生1KHZ的方波脉冲信号，经过分频后降为1HZ的信号输入到秒计数器，电路开始计数时，有一定的示数显示，整个电路并非从零开始计数。
这对于数字电子钟的应用没有影响，因为电子钟本身就需要时钟校正电路。
通过校正电路对时钟进行校正，使之与当前的标准时间相吻合。
在使用机械开关对时钟进行较正时，时常会在电路中发生抖动，对此可以加入RS锁存器避免抖动产生的影响，用此方法可以对时钟进行手动输入信号校正。
也可以直接将校正信号接至1HZ的秒脉冲信号进行自动计数校正，若要加速校正电路，也可以将校正信号接至5HZ信号输出端，即第三片74LS90芯片的
端，这样也可以避免部分在按压机械开关时产生的抖动。
参考文献
[1]彭介华主编.《电子技术课程设计指导》.高教出版社出版.第一版.2002.
[2]康华光主编.《电子技术基础》.高教出版社出版.第四版.1999.
[3]胡宴如主编.《模拟电子技术基础》.高教出版社.2004.
附录Ⅰ系统总原理图
附录Ⅱ元器件清单
序号
名称
型号参数
数量
备注
1
555计时器
NE555
1
2
二五十分频计数器
74LS90
3
3
二进制加计数器
74LS161
6
4
BCD七段译码器
74LS48
6
5
数码显示管
74EG-DIGITAL
6
6
2输入端四与非门
74LS00
3
使用10个电路
7
2输入端四与门
74LS08
1
使用1个电路
8
六反相器
74LS04
1
使用2个电路
9
电阻
10WATT1K
6
10
电容
AUDI01U
2
11
机械开关
SW-SPDT
3
12
导线
导线
致谢
本课程设计能够顺利的完成得到了老师的大力支持和帮助，尤其是我的指导老师唐宏伟，在百忙之中抽出宝贵的休息时间，仔细耐心为我指导。
设计过程中，唐老师帮我分析遇到的种种困难。
一直支持，鼓励我要有解决问题的信心，使设计得以顺利的完成。
在开发的同时，和同学们之间的相互探讨也使我获益匪浅。
在此，对他们表示由衷的感谢！
电子信息技术日新月异地飞速发展，人们总是处在不断学习阶段，再加上我水平有限，所以本设计肯定存在许多不尽如人意的地方，欢迎广大老师和同学批评指正。
升级会员 