四人抢答器电路设计数字电子技术课程设计.docx
《四人抢答器电路设计数字电子技术课程设计.docx》由会员分享，可在线阅读，更多相关《四人抢答器电路设计数字电子技术课程设计.docx（14页珍藏版）》请在冰豆网上搜索。
四人抢答器电路设计数字电子技术课程设计
题目：
抢答器电路设计
一、设计任务与要求
（1）可容纳四组参赛的数字式抢答器。
（2）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。
此时，抢答器不再接收其他输入信号。
（3）电路具有定时功能。
要求回答问题的时间≤60秒（显示为00~59），时间显示采用倒计时方式。
当达到限定时间时，发出声响提示。
（4）具有计分功能。
要求能设定初始分值，能进行加减分。
（5）在复位状态下台号数码管不作任何显示（灭灯）。
二、方案设计与论证
抢答器的基本工作原理：
1、当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。
2、此后选手输入被锁住，如果主持人按下复位键则编号显示处不作任何显示。
3、然后主持人就按下计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而且通过显示屏把时间显示出来。
4、当选手作答仅剩10秒时，开始通过喇叭响来做提示。
如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。
5、此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。
6、之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。
原理框架图（图1）
图1.原理框架图
方案一、对照上面原理框架图，各个主要的部分选用对应功能的芯片进行设计，如果在仿真时没能找到相应的芯片则用相近的。
比如在选手抢答时的输入用74148优先编码器进行编码让一个输入有效，并用七段显示译码器显示出台号。
方案二、对照框架图，选用各种逻辑站以及相关的逻辑函数进行设计，编号进直接把锁存器的输出转化8421BCD码，并通过逻辑函数表达式的方式输入到显示译码器中让其显示出来。
通过比较可以得出方案一更可行，理由在于芯片组上集成的功能要强大些，且用的元器件的数目会相对少一些这样会更美观而且不容易出错。
三、单元电路设计与参数计算
1、封锁电路
封锁电路的主要功能是分辨选手按键的先后，并能把第一个抢答者的编号锁存起来，并使其他选手的按键操作无效。
实现该电路的功能的主要芯片是74175（图1为功能表，图2为逻辑功能图，图3为锁存器电路）
表1
图2
工作原理：
当主持人控制开关处于“清零”位置时该电路清零即当RD接低电平时，
，
，
，
全为低电平，各显示灯均熄灭，即此时封锁器电路不工作，当主持人将开关拨到“开始”后即RD为高电平时，此时锁存器处于工作状态，即抢答器电路处于等待工作状态。
这时当有选手将按键按下时（如按下SW2）。
此时
=1，由D触发器的功能可知，此时
=1，
=0。
当
=0时，
经过与非门变为1再经过非门变为0，再和4个选手组成的或门逻辑器再与，选手就可以通过开关来抢答，而且只有一次输入变化，因此CP只接收到一次的电平变化，因此那就后就保持了第一次的输出所以就封锁了CP的输入，此时74175不再工作，从而实现了封锁其他选手的作答。
只有在第一个人答完以后，由主持人操作清零开关使抢答器电路复位，才能进行下一步的抢答。
图3
2.显示编号的电路
当有选手按下了开关后，快的那个选手的编号可以被输出并记忆起来送到74148和7448组成的编码器和七段显示器组成的显示台号电路中去显示出选手编号。
74148是低电平有效的优先编码器，其功能表表2所示：
输入
输出
EI01234567
A2A1A0GSEO
H××××××××
LHHHHHHHH
L×××××××L
L××××××LH
L×××××LHH
L××××LHHH
L×××LHHHH
L××LHHHHH
L×LHHHHHH
L×LHHHHHH
HHHHH
HHHHL
LLLLH
LLHLH
LHLLH
LHHLH
HLLLH
HLHLH
HHLLH
HHHLH
（L低电平H高电平×任意电平）
表2
图4
图4为74148的逻辑图
十进制或功能
输入
BI/
RBO
输出
字形
LT
RBI
DCBA
abcdefg
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
×
×
×
×
×
×
×
×
×
×
×
×
×
×
×
LLLL
LLLH
LLHL
LLHH
LHLL
LHLH
LHHL
LHHH
HLLL
HLLH
HLHL
HLHH
HHLL
HHLH
HHHL
HHHH
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
H
HHHHHHH
LHHLLLL
HHLHHLH
HHHHLLH
LHHLLHH
HLHHLHH
LLHHHHH
HHHLLLL
HHHHHHH
HHHLLHH
LLLHHLH
LLHHLLH
LHLLLHH
HLLHLHH
LLLHHHH
LLLLLLL
0
1
2
3
4
5
6
7
8
9
乱
码
消隐
脉冲消隐
灯测试
×
H
L
×
L
×
××××
LLLL
××××
L
L
H
LLLLLLL
LLLLLLL
HHHHHH
8
（L低电平H高电平×任意电平）
表3.七段LED译码驱动器7448功能表
图5
图5是封锁电路和台号显示电路合在一起的电路图，只有两个合在一起才能很好的在一次答题中只显示一个选手号。
由于74175是低电平有效，可以将从74175输出端
，
，
，
分别接到其1，2，3，4端，其余的5，6，7端均接高电平，这样就可以形成，最高输出4而不会出现显示大于4的可能出现。
由于其输出以为低电平有效，正常情况下每个输出经过一个非门后就可进行显示编号。
在复位状态下台号数码管不作任何显示（灭灯），所以必须要接7448。
7448的功能表与电路分别如表3所示
3.抢答器定时电路
在比赛规则里，要求选手的答题时间不能超到60秒，因此必须要有一个定时电路，这个电路可以设计成60进制加法器，但是更多的情况下，为了直观的原因我们采用的是60进制减法计数器。
如果选手能在60秒里答对，则算答题成功，否则为失败。
而且在最后的10秒钟伴有响声做为提示，当时最后到达00时，响声也会停止。
为了实现60进制减法计数器，采用了74192芯片，它具有加减法功能，是同步10进制的。
74LS192（54/74194）两个引脚图管脚及功能表如下：
74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如下所示：
（a）引脚排列 （b）逻辑符号
图中：
为置数端，
为加计数端，
为减计数端，
为非同步进位输出端，
为非同步借位输出端，P0、P1、P2、P3为计数器输入端，
为清除端，Q0、Q1、Q2、Q3为数据输出端。
其功能表如下：
输入
输出
MR
P3
P2
P1
P0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
1
×
×
×
×
加计数
0
1
1
×
×
×
×
减计数
图6
定时器电路如上（图6）
上图用两块74192来组成60进制减法计数器，通过置数法让一有电源输入到该电路上，就直接把输出置为59，差通过数码管显示出来，如图左边的74192，它的一个D1、D3接到地（图中没法看到）D0D1D2D3=0101，所以当有电源接入时，左边的数码管能即时显示出“5”。
左边的74192芯片代表十位数字，右边的代表个位数，只有个位上发生从0变到9的状态，才能促使十位上减1，因此把右边芯片的减法进位端作为脉冲信号送到左边的脉冲输入端DN中，而右边接DN接入的应该是一个频率为1HZ的输入脉冲。
UP为加法输入端所以置为高电平。
如果单由两个74192组成定时器则这种定时器会有问题，就是没办法在计数为00时停止计数而是继续回到59再做一次这样的循环。
为了克服这个问题，特意加入了一个JK边沿触发器。
将两个的输出端通过异或非门作为输入，送到JK触发器的时钟信号端CLK，因为如果计时器一旦输出“00”，异或非门的输出刚好为1，而触发器的CLK从0到1，接收到一次上升沿的时钟信号，因而JK触发器此时Q输出为1，再把Q送到两个芯片的MR端，此时芯片就不再处于计数状态，因而可以做出来到“00”停止计时的效果。
J
K
说明
0
0
0
0
0
0
输出状态不变
1
1
0
0
1
1
0
0
0
输出状态与J端状态相同
1
0
1
1
0
0
0
1
1
输出状态与J端状态相同
1
1
1
1
1
1
0
1
每输入一个时钟脉冲输出状态改变一次
1
0
表4.JK触发器的功能表
这个定时计数器还要实现一个功能，就是实现最后10秒时要伴有警告声
这是一个可以实现发出声音的蜂鸣器。
图7
如图上所示，将十位芯片组的输出用一个或非门输出，这时输出为1。
而个位芯片用一个或门输出，在个位上还没有到达0时，这个或门U13：
A始终输出为1，再将这个或门U17用一个与门U18：
A跟一个脉冲信号连起来。
再将U13：
A和U18：
A组成一个与非门U3：
D输入到BUZ2的一端，由于脉冲信号作用，当公平没有达到00时，U18：
A输入为1，U13：
A为1，所以当脉冲处于高时，U3：
D为低，当处于低电平时，U3：
D为高，就形成了一个有变化的电流，造成BUZ响。
但是一旦到达“00”，U17输出0，U18：
A也是一直是0，U3：
D也一直是0，没有发生变化，因而就不会响。
4、计分器
当选手作答完后，要根据选手答题的情况来进行加法或减分。
而这个加分减分功能我同样用了74192，每答对一题得一分，答错一题减一分，主持人根据选手答题情况来加减分，最高分为9分，最低分为0分。
图7
这个电路是通过一个BUTTON按钮，按一下会自动的弹上来，这样确保每一次的按和放都有一次的脉冲输入，两个开关代表加分减分，将开关的一端接脉冲，另一端接UP或DN，然后能过输出就可以知道当前得分。
四、总电路工作原理及元器件清单
总电路原理图：
图8
2.总电路工作原理
当主持人按下“开关”按钮后，选手可以通过按按钮的快慢来决定由谁来回答，按得快的选手的编号显示在电子显示管上并伴有响声。
此后选手输入锁住，如果主持人按下复位键则编号显示处不作任何显示。
然后主持人就按计时开关，选手开始作答，作答的时间少于60秒，以倒数的方式进行，而通过显示屏把时间显示出来。
当选手作答仅剩10秒时，开始通过喇叭响来做提示。
如果到了显示“00”时，计时器不再进行倒数而停留在“00”状态。
此时选手仍没有作答成功，则主持人会对该选手进行减分处理，如果在“00”之前作答成功则加分，分数也是通过计分器显示出来。
之后主持人按下开关，所有的显示及工作状态回到初始状态以便进行下一次答题。
3．元件清单
元件序号
型号
主要参数
数量
备注
1
74192
6
十进制减法计数器
2
7448
1
七段显示译码器
3
74175
1
四D触发器
4
74148
1
编码器
5
4069
1
四输入非门
6
4072
1
四输入或门
7
1
JK触发器（下降沿）
9
4
标准秒脉冲
五、仿真调试与分析
本次设计的仿真我采用了protues仿真软件做，我试过多个软件如EWB，但是这个软件能比较直观地看出来每一个输出输入量是高电平还是低电平，而且连起线来也相对比较简单，最好一点是两个端口之间不一定要用线连而使用相同的网络标号（即相同的名字）就相当于把线连了起来。
调试过程中出现了没办法锁住选手输入，还有计时不在00停等一系列问题，通过不断地观察每一个的输入输出还有查每个芯片的针脚来一次次地改进，比如加一个什么门，加一个开关等，都有可能解决比较难搞的问题。
六、结论与心得
本次课程设计对于我的课题的要求基本上实现了。
这次课程设计时间有点匆忙，虽然大部分的功能都实现了，但是还是会存在不完美的地方，实在是时间有点紧，没办法做长时间的修改。
设计进行地比较成功，对常用的芯片无论是从功能上，还是构造上都在了更深的了解，更重要的是锻炼了我们的动手能力，平时看书都能看得明白，但是到了仿真的时候还是会出现很多的问题，有时候一个小失误致使整个电路工作状态出现错误，但是还是能过一次次的调试，一次次地去修改最后得出了成品。
也学了一个新的软件，这也是很重要的。
反正这次课程设计收获也不少，但是如果时间能够再充分一点，我相信自己能够做得更好。
七、参考文献
《数字电子技术基本教程》阎石清华大学出版社
《电路与电子技术实验》电工电子实验中心
升级会员 