数字实验相关资料.docx
《数字实验相关资料.docx》由会员分享,可在线阅读,更多相关《数字实验相关资料.docx(27页珍藏版)》请在冰豆网上搜索。
数字实验相关资料
1.3数字集成电路的使用规则
1.3.1CMOS电路的使用规则
由于CMOS电路有很高的输入阻抗,这给使用者带来一定的麻烦,即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压,以至损坏器件。
CMOS电路的使用规则如下:
1.VDD接电源正极,VSS接电源负极(通常接地),不得接反。
CC4000系列的电源允许电压在3~18V范围内选择,实验中一般要求使用5~15V。
2.所有输入端一律不准悬空。
闲置输入端的处理方法:
(1)按照逻辑要求,直接接VDD(与非门)或VSS(或非门)。
(2)在工作频率不高的电路中,允许输入端并联使用。
3.输出端不允许直接与VDD或VSS连接,否则将导致器件损坏。
4.在搭接电路、改变电路连接或插、拔器件时,均应切断电源,严禁带电操作。
5.焊接、测试和储存时的注意事项:
(1)电路应存放在导电的容器内,有良好的静电屏蔽。
(2)焊接时必须切断电源,电烙铁外壳必须良好接地,或拔下烙铁,靠其余热焊接。
(3)所有的测试仪器必须良好接地。
1.3.2TTL集成电路使用规则
1.拿到集成电路器件时,首先要认清定位标记,使集成块正面向上,缺口朝向实验者左边,然后将该器件安放在相同管脚数的实验箱插槽中,最后再按下插槽拨杆,锁紧集成块。
2.电源电压使用范围为+4.5V~+5.5V(针对74LS系列),超过5.5V可能会损坏器件,而低于4.5V,器件的逻辑功能可能会不正常。
实验中使用电源电压VCC为+5V,且电源极性绝对不允许接错。
3.闲置输入端处理方法
(1)悬空,相当于正逻辑“1”。
对于一般小规模集成电路的多余输入端,实验时允许悬空处理,但易受外界干扰,导致电路的逻辑功能不正常。
因此,中规模以上的集成电路所有闲置输入端最好按逻辑要求接入电路,不宜采用悬空的处理方式。
(2)直接接电源电压VCC,串接1~10千欧的电阻到电源电压上或接至某一固定电压(+2.4V~+5V)的电源上。
(3)若前级驱动能力允许,可以与使用的其它输入端并接。
4.TTL电路输入端通过电阻接地,电阻值的大小将直接影响电路所处的状态。
一般情况下,当R小于几百欧时,输入端相当于逻辑“0”;当R大于几千欧时,输入端相当于逻辑“1”。
对于不同系列器件,要求的阻值不同。
5.TTL集成电路输出端不允许并联使用(集电极开路与非门(OC)和三态输出门电路(3S)除外),否则不仅会使电路逻辑功能混乱,还会导致器件损坏。
6.输出端不允许直接接地或直接接+5V电源,否则将损坏器件。
有时为了使后级电路获得较高的输出电压(例如CMOS电路),允许输出端通过电阻R(称为提升电阻)接至VCC,一般取R=3~5.1千欧。
1.5实验要求
1.5.1课前应做的准备工作
数字电路与逻辑设计实验虽然是一门独立设置的实践性课程,但由于学时数有限,大部分实验原理不可能在实验课上讲解,也就是说,学生在做实验之前必须要掌握实验原理。
这就势必要求学生在实验课前必须做好充分的准备。
(1)仔细阅读实验教程指导书,明确实验目的,清楚有关原理。
在书中,每个实验都有较详细的实验原理以及典型器件的应用举例。
(2)写好预习报告。
即事先完成实验报告中的前三项内容,特别是实验任务,必须在课前认真完成,否则不允许做实验。
1.5.2实验注意事项
为了在实验中培养学生严谨的科学态度和工作作风,确保人身和设备的安全,顺利有效地完成实验任务,达到预期的实验目的,学生做实验时应注意以下几点:
(1)严格遵守学生实验守则。
(2)在进入实验室后,首先检查本次实验所用的仪器仪表、元器件是否正常,同时要掌握其使用方法,并根据实验内容选择芯片型号。
(3)接线前要先弄清电路图上的节点与实验电路中各芯片管脚的对应关系,养成良好的接线习惯布线尽量合理,以防连线短路。
(4)接好线路后,一定要认真复查,确信无误后,方可接通电源。
如无把握,须请教师审查。
(5)只有在调试电路或测试功能时才打开电源,其他情况下及时关掉电源,以免接线错误或因无意间碰到电路使电路瞬间短路或带电插接集成芯片等使器件损坏。
(6)如有损坏仪器设备,必须及时向教师报告,并写出书面情况说明,根据学校有关规定,责任事故要酌情赔偿。
(7)保持实验室整洁、安静。
(8)实验完成后,须经指导教师检查实验结果,然后切断电源,拆除实验电路,整理并放置好实验台上的所有仪器设备及器件导线等,方可离开实验室。
1.5.3实验报告的要求
实验结束后认真书写实验报告,实验报告用纸规定一律用16开纸,并加以专用的实验报告封面装订整齐。
实验报告所含具体内容包括以下几部分:
(1)实验目的
(2)本次实验所用的仪器以及元器件
(3)实验任务
这部分是实验报告最主要的内容。
根据每个任务要求,设计出符合要求的实验电路,并要求结合实验原理,写出设计的全过程。
(4)实验总结
把做完的实验内容进行数据整理、归纳,需要画图的画好图,如有曲线,应在坐标纸上完成,并完成课后思考题。
2.3编码器、译码器的应用
2.3.1实验目的
1.熟悉编码器、译码器的工作原理和使用方法。
2.掌握中规模集成编码器、译码器的逻辑功能及应用。
3.掌握编码器的设计方法及应用。
4.熟悉数码管的工作原理及使用方法。
2.3.2实验仪器与器件
序号
仪器或器件名称
型号或规格
数量
1
逻辑实验箱
2
双踪示波器
3
指针式万用表
4
8线-3线编码器
5
3线-8线译码器
6
七段译码驱动器
7
4输入二与非门
8
3输入三与非门
9
PC机和仿真软件
2.3.3实验原理
在数字系统中,编码器和译码器都是常用的组合逻辑电路。
编码器其功能就是实现编码操作的电路,即将输入的高、低电平信号编成一个对应的二进制代码。
按照被编码信号的不同特点和要求,编码器也可以分为二进制编码器、二—十进制编码器和优先编码器。
译码器是编码的逆过程,其功能是将每个输入的代码进行“翻译”,译成对应的输出高、低电平信号。
按用途分类可以分为变量译码器、码制变换译码器和显示译码器。
(一)编码器
由门电路来设计一个编码器。
例如设计一个4线-2线编码器。
第一步,根据题意列真值表如表2.3.1所示。
表2.3.14线-2线编码器真值表
第二步,由真值表写出逻辑表达式。
第三步,画出逻辑图。
最后把函数变换为与非门和非门形式的表达式,
得到4线-2线编码器的电路如图2.3.1所示。
典型集成芯片74LS148是8线-3线优先编码器,其管脚图如图2.3.2所示。
图2.3.14线-2线编码器电路图图2.3.274LS148管脚管脚排列及逻辑符号
表2.3.28线-3线优先编码器的真值表
输入端
输出端
1
×
×
×
×
×
×
×
×
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
0
1
0
×
×
×
×
×
×
×
0
0
0
0
1
0
0
×
×
×
×
×
×
0
1
0
0
1
1
0
0
×
×
×
×
×
0
1
1
0
1
0
1
0
0
×
×
×
×
0
1
1
1
0
1
1
1
0
0
×
×
×
0
1
1
1
1
1
0
0
1
0
0
×
×
0
1
1
1
1
1
1
0
1
1
0
0
×
0
1
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
(二)译码器
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是对输入代码进行“翻译”,使输出通道中相应的一路或多路有信号输出。
有效电平可以是高电平(称为高电平译码),也可以是低电平(称为低电平译码)。
一般有以下几类:
1)二进制译码器,一般具有n个输入端、2n个输出端和一个(或多个)使能输入端;2)码制变换器,用于一个数据的不同代码之间的相互转换,如BCD码二-十进制译码器、格雷码与二进制码之间的转换的译码器等;3)显示译码器,是用来驱动各种数字、文字或符号的显示器,如共阴极BCD-七段显示译码器和共阳极BCD-七段显示译码器等。
常见的有2线-4线译码器、3线-8线译码器和4线-16线译码器等。
图2.3.3、图2.3.4所示分别是3线-8线译码器74LS138的管脚排列图和逻辑符号。
图2.3.374LS138译码器管脚排列及逻辑符号 图2.3.474LS138逻辑符号
译码器典型应用之一是实现组合逻辑电路。
例如用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。
输入为被减数、减数和来自低位的借位,输出为两数之差D和本位向高位的借位信号CO。
分析题意可得真值表,如表2.3.3所示,从真值表可以得到D和CO的表达式:
由此可见用3线-8线译码器可以实现上述电路,如图2.3.5所示,从上例中可以看出3线-8线译码器可以实现多输出函数。
表2.3.3全减器真值表
图2.3.574LS138实现全减器电路
(三)数码显示译码器
在一些数字系统中,不仅需要译码,而且需要把译码的结果显示出来。
例如,在计数系统中,需要显示计数结果,在测量仪表中,需要显示测量结果。
用显示译码器驱动显示器件,就可以达到显示数据的目的。
目前广泛使用的显示器件是七段数码显示器,七段数码显示器由a~g七段可发光的线段拼合而成,控制各段的亮或灭,即可以显示不同的字符或数字。
七段数码显示器有半导体数码显示器和液晶显示器两种。
1.七段发光二极管(LED)数码管
图2.3.6、图2.3.7是半导体七段数码管BS201A的内部结构和外形图及编码规则,这种数码管的每个段都是一个发光二极管LED(LightEmittingDiode)。
二极管LED的正极称为阳极,负极称为阴极。
当LED加上正向电压时,发光二极管发光。
有的数码管的右下角还增设了一个小数点,形成八段显示。
由BS201A的等效电路可见,构成数码管的七只LED的阴极是连接在一起的,属于共阴结构。
如果把七只LED的阳极连接在一起,则属于共阳结构。
图2.3.6半导体数码显示器外形图及等效电路
LED数码管可用来显示一位0~9十进制数和一个小数点,如图2.3.7所示。
每段发光二极管的正向压降通常约为2V~2.5V,每个发光二极管的点亮电流在5mA~10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
图2.3.7数码显示器
2.BCD码七段译码驱动器
BCD码七段译码驱动器型号有74LS47(共阳结构),74LS48(共阴结构),CC4511(共阴结构)等。
本实验采用74LS48BCD七段译码、驱动器,驱动共阴极LED数码管。
A3~A0是8421BCD码输入端,Ya~Yg是输出端,为七段显示器件提供驱动信号。
显示器件根据输入的数据,可以分别显示数字0~9。
74LS48除了完成译码驱动的功能外,还附加了灯测试输入
、消隐输入
,灭零输入
和灭零输出
等控制信号。
由功能表2.3.4可见,当灯测试输入
=0时,无论输入A3~A0的状态如何,输出Ya~Yg全部为高电平,使被驱动的数码管七段全部点亮。
因此,
=0信号可以检查数码能否正常发光。
当消隐输入
=0时,无论输入A3~A0的状态如何,输出Ya~Yg全部为低电平,使被驱动的数码管七段全部熄灭。
当A3A2A1A0=0000时,本应显示数码0,如果此时灭零输入
=0,则使显示的0熄灭。
设置灭零输入信号的目的是为了能将不希望显示的0熄灭。
例如,对于十进制数来说,整数部分不代表数值的高位0和小数部分不代表数值的低位0,都是不希望显示的,可以用灭零输入信号将它们熄灭掉。
将灭零输出
与灭零输入
配合使用,可以实现多位数码显示的灭零控制。
表2.3.4共阴极七段显示译码器74LS480-9的译码表
2.3.4实验内容
(一)基础实验部分
1.测试8线-3线优先编码器74LS148的逻辑功能。
表2.3.5验证8线-3线优先编码器74LS148的逻辑功能表
输入端
输出端
1
×
×
×
×
×
×
×
×
0
1
1
1
1
1
1
1
1
0
×
×
×
×
×
×
×
0
0
×
×
×
×
×
×
0
1
0
×
×
×
×
×
0
1
1
0
×
×
×
×
0
1
1
1
0
×
×
×
0
1
1
1
1
0
×
×
0
1
1
1
1
1
0
×
0
1
1
1
1
1
1
0
0
1
1
1
1
1
1
1
2.病房优先呼叫器
每一个病房有一个按键,当1#键按下时,1灯亮,且其它按键不起作用;当1#键没按下时,2#键按下,2灯亮,且不响应3#键;只有1#、2#键均没有按下,3#键按下,3灯亮。
要求用门电路或者译码器等中规模器件设计电路并验证其功能。
3.用译码器实现多输出函数
用1片74LS138和1片74LS20设计A、B、C三变量的两组输出函数Z1和Z2.即当A、B、C中有奇数个1时,输出Z1=1,否则Z1=0;当A、B、C的值(十进数)为偶数(不含0)时,输出Z2=1,否则Z2=0。
要求列出Z1、Z2的逻辑表达式,用74LS138和74LS20实现其功能。
4.用74LS153构成2线-4线译码器,要求写出设计过程,画出电路图。
(二)提高部分
5.用74LS138设计判决电路。
判决电路由一名主裁判和两名副裁判来决定比赛成绩,在主裁判同意并且两名副裁判中至少有一名同意的条件下,比赛成绩才被认可。
6.用门电路设计四位格雷码到四位二进制码的转换电路,要求写出设计过程,画出电路图。
7.用Multsim软件来设计和仿真实验6。
2.3.5思考题
1.用于驱动共阳极数码管的译码驱动器,它的输出是高电平有效,还是低电平有效?
驱动共阴极的呢?
2.如何将两个3线-8线译码器扩展成一个4线-16线的译码器?
3.写出共阴极七段数码显示管的0-9、A-F对应的译码。
2.4数据选择器的应用
2.4.1实验目的
1.了解数据选择器的电路结构和特点。
2.掌握数据选择器的逻辑功能和测试方法。
3.掌握数据选择器的基本应用。
2.4.2实验仪器与器件
序号
仪器或器件名称
型号或规格
数量
1
逻辑实验箱
2
指针式万用表
3
八选一数据选择器
4
四选一数据选择器
5
六反相器
6
2输入四与非门
7
PC机和仿真软件
2.4.3实验原理
数据选择器又称为多路开关,是一种重要的组合逻辑部件。
它是一个多路输入、单路输出的组合电路,能在通道选择信号(或称地址码)的控制下,从多路数据传输中选择任何一路信号输出。
在数字系统中,经常利用数据选择器将多条传输线上的不同数字信号,按要求选择其中之一送到公共数据线上。
另外数据选择器还可以完成其它的逻辑功能,例如函数发生器、桶形移位器、并串转换器、波形产生器等。
(一)用门电路设计四选一数据选择器
四选一数据选择器表达式为
,由表达式可以得到当A1A0=00时,Y=d0;A1A0=01时,Y=d1;A1A0=10时,Y=d2;A1A0=11时,Y=d3,这样就起到数据选择的作用。
同时由表达式可以直接用门电路设计出数据选择器电路,该电路如图2.4.1所示。
(二)双四选一数据选择器74LS153的应用
74LS153数据选择器集成了两个四选一数据选择器,外形为双列直插,引脚排列如图2.4.2所示,逻辑符号如图2.4.3所示,其中D0、D1、D2、D3为数据输入端,Q为输出端,A0、A1为数据选择器的控制端(地址码),同时控制两个数据选择器的输出,
为工作状态控制端(使能端),74LS153的功能表见表2.4.1。
用数据选择器74LS153实现组合逻辑函数设计举例:
当变量数等于地址端的数目时,则直接可以用数据选择器来实现逻辑函数。
现设逻辑函数F(X,Y)=∑m(1,2),则可用一个四选一完成,根据数据选择器的定义:
,令A1=X,A0=Y,1
=0(使能信号,低电平有效),1D0=1D3=0,1D1=1D2=1,那么输出Q=F。
图2.4.1门电路实现的四选一数据选择器图2.4.2 74LS153管脚图图2.4.374LS153逻辑图
当变量数大于地址端的数目时,可采用降维或者集成芯片扩展的方式。
例如用一块74LS153实现一位全加器,一位全加器的逻辑函数表达式为:
S(A,B,CI)=∑m(1,2,4,7)
CO(A,B,CI)=∑m(3,5,6,7)
以CI为图记变量,降维后A、B作为数据选择器的地址端A1、A0,输出1Q=S,2Q=CO,卡诺图如图2.4.4和图2.4.5所示,得到数据输入:
1D0=CI,1D1=
,1D2=
,1D3=CI,2D0=0,2D1=CI,2D2=CI,2D3=1,构成的逻辑电路如图2.4.6所示。
图2.4.4S的卡诺图图2.4.5CO的卡诺图图2.4.6一位全加器的电路图
(三)八选一数据选择器74LS151的应用
74LS151外形为双列直插,引脚排列如图2.4.7所示,逻辑符号如图2.4.8所示。
其中D0、D1、D2、D3、D4、D5、D6、D7为数据输入端,Q为输出端,A0、A1、A2为数据选择器的控制端(地址码),控制数据选择器的数据输出,EN为工作状态控制端(使能端),74LS151的功能表见表2.4.2。
八选一数据选择器的表达式为:
图2.4.774LS151的管脚图图2.4.874LS151逻辑符号
用数据选择器74LS151实现组合逻辑函数举例:
表2.4.274LS151功能真值表
当变量数与地址码的数量一致,不需要降维或者扩展。
例如逻辑函数F(X,Y,Z)=∑(1,2,4,7),令A2=X,A1=Y,A0=Z,EN=0(使能端,低电平有效),D1=D2=D4=D7=1,D0=D3=D5=D6=0,那么输出Q=F。
当逻辑函数的输入变量数超过了数据选择器的地址控制端位数时,则必须进行逻辑函数降维或者集成芯片扩展。
例如用一块74LS151实现四位奇偶校验码,当输入变量中有偶数个1时,输出为1,否则输出为0。
根据题意,列出真值表,真值表和卡诺图如表2.4.3和图2.4.9所示,降维后即可得到电路如图2.4.10所示。
表2.4.3奇偶校验码真值表
图2.4.9卡诺图和降维卡诺图图2.4.10电路图
(四)数据选择器的扩展
有些MUX采用3S(即三态)输出结构,这样就为扩展提供了方便。
例如用两片74LS151扩展成十六选一的数据选择器,如图2.4.11所示。
图2.4.1116选1的数据选择器图2.4.12数据选择器的典型应用
(五)数据选择器的综合应用
数据选择器与分频器结合产生一组不同频率的选择器。
如图2.4.12所示,有一振荡频率为10MHZ具有较高频率稳定度的晶体振荡器,晶振输出的方波再经8级十分频器,就能同时获得频率从1MHZ到0.1HZ的8种方波信号,供实验电路选择。
这种选择完全由数据选择器的地址码A2A1A0来决定。
2.4.4实验内容
(一)基础实验部分
1.验证74LS151的逻辑功能
按表所列测试,特别注意所测芯片A2、A1、A0哪一个是高位,EN端是否低电平有效,当芯片封锁时,输出是什么电平。
将实验结果记录在表2.4.4中。
2.用74LS153实现一位全加器
用一块74LS153及门电路实现一位全加器,输入用3个开关分别代表A、B、CI,输出用2个指示灯分别代表CO、S1。
要求写出设计过程,画出逻辑图,并按表2.4.5要求改变开关状态,观察2个指示灯的变化,记录结果。
表2.4.4验证74LS151的逻辑功能表2.4.5一位全加器实验结果
A
B
CI
CO
S1
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
3.用数据选择器实现组合逻辑函数
用八选一数据选择器或者四选一数据选择器设计一个电路,该电路有3个输入逻辑变量A、B、C和1个工作状态控制变量M,当M=0时电路实现“意见一致”功能(A、B、C状态一致输出为1,否则输出为0),而M=1时电路实现“多数表决”功能,即输出与A、B、C中多数的状态一致。
4.用74LS153扩展成一个八选一的数据选择器,再实现实验3,要求写出设计过程,画出电路图。
(二)提高部分
5.利用八选一数据选择器或四选一数据选择器实现一个输血者血型和受血者血型符合输血规则的电路,输血规则如图2.4.13所示。
图2.4.13输血规则表
从规则可知,A型血能输给A、AB型,B型血能输给B、AB型,AB型血只能输给AB型,O型血能输给所有四种血型。
设输血者血型编码是X1X2,受血者血型编码是X3X4,符合输血血型规则时,电路输出F为1,否则为0。
6.试用八选一数据选择器74LS151或者四选一数据选择器74LS153和适当的门电路设计一个路灯控制电路。
要求在四个不同的地点都能独立地开灯和关灯。
写出设计过程,并且验证设计结果是否正确。
(提示:
可以把四个地点的开关当作四个变量,当变量为奇数个1时,路灯亮,偶数个时灭。
)
7.利用74LS151数据选择器实现判断电路表2.4.6课程学分表
学生选修课程及学分如表2.4.6所示,每个学生至少必须选满6个学分,但是A,B课程因时间冲突,不能同时选上。
利用数据选择器实现判断电路,满足要求时输出Y为1,否则为0。
写出设计过程,并且验证设计结果是否正确。
8.用两块74LS153和一个七段数码管(实验箱上提供,已有译码器)构成数据显示器,实验要求电路在任意时刻能显示1(0001)、6(0110)、9(1001)、8(1000)四个数据之一,由地址码控制串行显示。
9.用74LS153来实现第7题。
10.用Multsim软件来设计和仿真实验7、9题。
2.4.5实验思考
1.说明数据选择器的地址输入端和选通端各有什么作用?
2.如何用74LS151设计4位奇偶校验电路?
3.如何用74LS151实现10110