精品微电子器件可靠性习题.docx

精品微电子器件可靠性习题.docx

《精品微电子器件可靠性习题.docx》由会员分享，可在线阅读，更多相关《精品微电子器件可靠性习题.docx（32页珍藏版）》请在冰豆网上搜索。

精品微电子器件可靠性习题

【关键字】精品

微电子器件可靠性习题

第一、二章数学基础

1．微电子器件的可靠性是指产品在规定条件下和规定时间内；完成规定功能的能力。

2．产品的可靠度为R（t）、失效概率为F（t），则二者之间的关系式为R（t）+F（t）=1。

3．描述微电子器件失效率和时间之间关系的曲线通常为一“浴盆”，该曲线明显分为三个区域，分别是早期失效期、偶然失效期和耗损失效期。

4．表决系统实际上是并联（串联、并联）系统的一种。

5．设构成系统的单元的可靠度均为R，则由两个单元构成的串联系统的可靠度为R2；由两个单元构成的并联系统的可靠度为2R-R2。

6．产品的可靠度为R（t）、失效概率密度为f（t），则二者之间的关系式为f（t）=R’（t）。

7．微电子器件的可靠度是指产品在规定条件下和规定时间内；完成规定功能的概率。

8．产品的可靠度为R（t）、失效概率密度为f（t），失效率λ（t），则三者之间的关系式为f（f）=λ（t）R（t）。

9．设构成系统的单元的可靠度均为R，则由两个单元构成的串联系统的可靠度为R2；由两个单元构成的并联系统的可靠度为2R-R2；由三个单元构成的2/3（G）表决系统的可靠度为3R2-2R3。

10．100块IC，在第100小时内失效数为6块，到第101小时失效11块，则该IC在100小时的失效概率密度是6/100，失效率是5/94。

（给出分数形式即可）。

（2分）

11．产品的可靠度降低到0.5时，其工作时间称为中位寿命，可靠度降低到1/e时，其工作时间称为特征寿命。

12．λ（t）是一个比较常用的特征函数，它的单位用1/h，也常用%/1000h或10-9/h，后者称为菲特（Fit），100万个器件工作1000h后只有一个失效率，即1Fit。

13．失效率单位有三种表示方法：

1/h、%/1000h、（非特Fit）10-9/h。

通常可用每小时或每千小时的百分数作为产品失效的单位。

对于可靠性要求特高的微电子器件产品，常用Fit作为基准单位，1个非特所表示的物理意义是指10亿个产品，在1小时内只允许有一个产品失效，或者说每千小时内只允许有百万分之一的失效概率。

14．在t=0时，有N=100件产品开始工作，在t=100小时前有两个失效，而在100-105小时内失效1个，失效概率密度f（100）=1/5*100，失效率λ（100）=1/5*98，假如到t=1000小时前有51个失效，而在1000-1005小时内失效1个，此时f（1000）=1/5*100，λ（1000）=1/5*49。

15．一台电视机有1000个焊点，工作1000小时后检查100台电视机，发现有两点脱焊，则焊点的失效率（t=0）为λ（0）=2/1000*（105-0）=2*10-8/小时=20非特

一、简答和证明（满分14分）

1）什么是失效概率密度f（t）？

（2分）

2）什么是失效率λ（t）？

（2分）

3）已知失效概率密度f（t）是失效概率F（t）的微商，证明f（t）和λ（t）之间的关系式为

。

（10分）

答题要点：

1）失效概率密度是指产品在t时刻的单位时间内发生失效的概率。

2）失效率是指在时刻t尚未失效的器件，在单位时间内失效的概率。

3）方法一：

设N个产品从t=0时刻开始工作，到t时刻有n（t）个产品失效，到t+Δt时刻有n（t+Δt）个产品失效，则失效率可表示为：

于是

即

方法二：

在t时刻完好的产品，在[t,t+Δt]时间内失效的概率为：

在单位时间内失效的概率为：

显然事件包含事件，即若事件发生，则必导致事件发生。

所以有

根绝概率的乘法公式P（AB）=P（A）P（B|A）

得：

于是：

二、（满分10分）

1）设构成系统的单元的可靠度均为R，其寿命相互独立。

分别推导出由两个单元串联和并联构成的系统的可靠度；（6分）

答题要点：

1）设两个单元的寿命分别为，系统的寿命为。

则串联系统的可靠度为

由于R1=R2=R

所以RS=R2

设并联系统的失效分布函数为FS（t）

于是，并联系统的可靠度为RS（t）=1-F（t）=R2-2R

第三章失效物理

1．微电子器件中热载流子的产生可以有3种方式，它们产生的载流子分别称为沟道热载流子、衬底热载流子和雪崩热载流子。

（3分）

2．电迁移的失效模式一般可以有3种，分别为短路、断路和参数退化。

3．目前公认的在Si-SiO2界面SiO2一侧存在的四种电荷为：

固定氧化层电荷

、可动电荷、界面陷阱电荷和氧化层陷阱电荷。

4．在外界热、电、机械应力作用下，发生在微电子器件内部及界面处的物理和化学变化及效应会引起器件的失效，因此称之为失效物理。

5．由于辐射使DRAM存储单元发生存储信息错误，称之为软误差。

三、（满分20分）

1）画图说明pnp晶体管中Si-SiO2界面的Na+对反偏BC结漏电流的影响；（10分）

2）右图是Si-SiO2界面存在Na+，且BC结反偏时，反向漏电流虽反向电压的变化曲线，解释图中曲线1、曲线2的形成原因？

（10分）

答题要点：

1）如下图所示，当氧化层中的Na+全部迁移到Si-SiO2界面时，可以使P区表面反型，形成沟道漏电，引起器件击穿。

半导体表面反型以后，反型层和原衬底之间构成一个pn结，叫场感应结（相对于掺杂过程所形成的冶金pn结）。

这样npn晶体管BC结的有效面积增大，实际结面积除了原来的冶金结外，还应该加上因表面电场感应的场感应结面积。

所以，pn结总的反向漏电流增大。

2）当施加反向偏压时，场感应结将产生反向漏电，但沟道的反向漏电是横向通过沟道并流入地端的，如图中箭头所示。

由于n沟道很薄，存在较大的横向电阻，因此横向电流必将在沟道中产生欧姆压降，结果是沟道各处的压降不一样。

显然图中B点电压等于外加反向偏压，沿y轴的方向场感应结的压降将逐渐减小，直到A点电压降为零，因为对沟道电流有用的沟道为BA段。

A点会随着反向电压的增大而向右移动，所以又向沟道长度变大，楼电流变大，途中OC段。

随着反向电压的增加，场感应结空间电荷区宽度逐渐加宽，由于沟道很薄，所以当反向电压增大到某一值V夹断时，将会使B点的空间电荷区直接与硅表面接触，沟道被空间电荷区夹断，发向漏电不再随电压增大而增加，曲线1的CD段。

反向电压继续增大结击穿，电流猛增，曲线1的DE段。

如果Si-SiO2界面的Na+很多，使得表面反型层的电导率很高，因此尽管偏压很大，场感应结的空间电荷区也很难扩展到贵表面，不容易出现夹断现象，曲线2。

五、（满分16分）

1）什么是热载流子效应？

（4分）

2）以NMOS管处于“开态”（VGS>0,VDS>0）为例，画图说明热载流子对阈值电压的影响；（8分）

3）简述避免热载流子效应的措施。

（4分）

答题要点：

1）能量比费米能级大几个kT以上的载流子成为热载流子。

热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO2的界面势垒时（对电子注入为3.2eV，对空学为4.5eV）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。

2）NMOS管处于“开态”时，热载流子主要是沟道热载流子。

来源于沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。

某些散射电子获得足够能量，超越Si-SiO2的界面势垒，进入氧化层。

从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。

3）采用LDD（LightlyDopedDrain-Source）结构；改善栅氧化层质量，降低热载流子陷阱密度和俘获界面。

五、简述题（10分）

4）什么是热载流子效应？

（4分）

5）除了沟道热载流子外，还有哪两种热载流子？

（2分）

6）以NMOS管为例，简述沟道热载流子是如何产生的。

（4分）

答题要点：

1）能量比费米能级大几个kT以上的载流子成为热载流子。

热载流子与晶格处于热不平衡状态，当其能量达到或超过Si-SiO2的界面势垒时（对电子注入为3.2eV，对空学为4.5eV）便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱俘获，使氧化层电荷增加或者波动，成为热载流子效应。

2）衬底热载流子，雪崩注入热载流子。

3）沟道中的热载流子在高电场的影响下，热电子将从源极向漏极运动，并受到加速，产生碰撞电离和散射。

某些散射电子获得足够能量，超越Si-SiO2的界面势垒，进入氧化层。

从而对阈值电压产生影响（使之变大），因为栅上所加的正电压要有一部分用来抵销电子。

六、（满分20分）

CMOS工艺会存在闩锁效应，设RS和RW分别为n型衬底和p阱寄生的电阻，βpnp和βpnp分别为寄生晶体管的共基极电流增益。

1）给出触发闩锁效应的条件；（6分）

2）至少给七种抑制闩锁效应的措施，并给出每种措施所改变的参数。

（14分）

答题要点：

1）a两个发射节正偏

b

cIpower>I维持

2）

（1）均匀其充分设计阱和衬底的接触减小RS,RW；

（2）采用保护环减小RS,RW；

（3）埋层减小Rw,βnpn；

（4）采用外延层减小RS；

（5）采用伪收集器收集由横向pnp发射极注入的空穴，阻止纵向npn的基极注入，从而有效地减小βnpn；

（6）PMOS管尽可能离P阱远些减小βpnp；

（7）增加阱深减小βpnp；

（8）采用SOS工艺。

二、（满分14分）

4）半导体集成电路一般为什么采用金属铝所谓互连线？

（4分）

5）金属铝作为互连线有何缺点？

（3分）

6）以金属铝为例说明什么是电迁移？

（3分）

7）说明电迁移产生的原因。

（4分）

答题要点：

a）导电率高；

可与贵材料形成低阻值的欧姆接触；

与SiO2等介质具有良好的粘附性；

便于加工。

b）性软，机械强度低，易于划伤；

化学性能活跃，易受腐蚀；

高电流密度下抗电迁移能力差。

c）铝条内有一定电流通过时，金属离子会沿导体会产生质量的运输，其结果会是导体的某些部位产生空洞或者晶须（小丘），这就是电迁移现象。

d）外因：

温度高，电流密度大；

内因：

金属薄膜导体因结构的非均匀性，存在一定的空位浓度，金属离子通过空位而动，但是是随机的，当有外力作用时会产生定向运动。

六、简答及分析题（20分）

1）简述集成电路采用金属铝作为互连线的优缺点；（7分）

2）以铝为例，说明什么是电迁移现象？

（3分）

3）简述点迁移的产生原因（内因、外因）；（4分）

4）影响电迁移的因素之一是布线的几何尺寸，简要说明铝线的长度，宽度和由电迁移决定的寿命之间的关系？

（6分）

答题要点：

1）优点：

a导电率高；b可以硅材料形成低阻值的欧姆接触；c与SiO2等介质具有良好的粘附性；d便于加工。

缺点：

a性软，机械强度低，容易划伤；b化学性能活跃，易受腐蚀；c抗电迁移能力差。

2）当铝条内有一定电流通过时，金属离子会沿导体产生质量的输运，其结果会使导体的某些部位产生空洞或晶须（小丘）。

3）外因：

高温或者即使在低温如果电流密度较大时，都会发生电迁移。

内因：

金属薄膜导体结构的非均匀形式的导体内从在一定的空位浓度，金属离子通过空位而动，但是随机的，当存在外力时会发生定向运动。

4）a铝线的长度增加，寿命变短；

b线宽比材料晶粒直径大时，线宽愈大，寿命愈长；

c线宽和金属晶粒直径相近时，线宽变窄，寿命变长。

五、（满分16分）

下图为一CMOSDRAM存储单元的剖面图。

3）画出其对应电路图，并说明其工作原理；（7分）

4）

利用该图说明什么是软误差以及其对DRAM单元的影响机理；（6分）

5）如何减小或避免软误差的影响？

（3分）

答题要点：

1）

多晶硅2为门控MOS的栅，即字线，多晶硅1接固定正电位，使其下形成反型层，同时形成PN结，结电容即为存储单元的电容。

当字线接“1”时，多晶硅2下面的硅也反型，是多晶硅1下面的反型层和漏相连。

如果漏（位线——接“1”，则反型层电位上升，电容上的存储电荷增加，即表示存入“1”，相反，则反型层电位下降，电容存储电荷减小，即表示存入的是“0”。

2）α射线等高能粒子束使DRAM的存储单元产生错误，称为软误差。

器件封装材料中含有微量元素铀等放射性物质，它们衰变时会产生高能α射线，自然界辐射中也存在的α射线，α具有较强的穿透能力，可以进入硅中，产生电子-空穴对，空穴会经衬底溜走，而电子流向硅内，当DRAM存“1”时，其高电位的势阱俘获电子，使存储的“1”变为“0”，

3）提高封装材料的纯度；

芯片表面涂阻挡层；

增加存储单元单位面积的电荷存储量。

七、（满分14分）

1）在CMOS电路中为什么要考虑栅氧击穿？

（4分）

2）说明栅氧击穿的分类；（6分）

3）简述栅氧击穿的机理。

（4分

答题要点：

1）a器件特征尺寸不断缩小，栅氧化层不断减薄，要求介质承受电场强度不断增加；

bIC集成度不断提高，芯片上的器件增多，栅氧化层总面接增大，存在缺陷的概率增加。

2）

（1）瞬时击穿

a本征击穿：

芯片一加电压，电场强度超过介质材料所能承受的临界电场，介质因电流很大，马上击穿。

b非本征击穿：

局部氧化层厚度较薄，或存在空洞、裂缝、杂质等造成介质击穿。

（2）与时间有关的介质击穿（TDDB）：

施加电场低于栅氧本征击穿场强，未引起本征击穿，但经历一定时间后发生了击穿，原因是氧化层内产生并积累缺陷/陷阱。

3）分为两个阶段

第一阶段为积累/建立阶段：

在电应力作用下，氧化层内部及Si-SiO2界面处发生缺陷（陷阱、电荷）的积累，使局部电场增强

第二阶段为快速逸溃阶段：

当第一阶段的缺陷积累达到某一程度，使局部电场达到某一临界值，便转入第二阶段，氧化层迅速击穿。

第四章失效分析

1．电子产品在以应用时，往往会因为各种偶然因素而失去规定的功能，即所谓失效。

（2分）

6．失效——丧失功能或降低到不能满足规定的要求。

7．失效模式——失效现象的表现形式，与产生原因无关。

如开路、短路、参数漂移、不稳定等

8．失效机理——失效模式的物理化学变化过程，并对导致失效的物理化学变化提供了解释。

如电迁移开路，银电化学迁移短路

9．应力——驱动产品完成功能所需的动力和加在产品上的环境条件。

是产品退化的诱因。

一．失效机理概念及定义：

⏹过电应力（EOS）——元器件承受的电流、电压应力或功率超过其允许的最大范围。

⏹静电放电（ESD）——处于不同静电电位两个物体间的静电电荷的转移就是静电放电。

这种静电电荷的转移方式有多种，如接触放电、空气放电，静电放电一般是指静电的快速转移或泄放。

⏹闩锁效应（Latch-up）——IC由于过电应力触发内部寄生晶体管结构而呈现的一种低阻状态，这种状态在触发条件去除或中止后仍会存在。

⏹辐射损伤——在自然界和人造辐射环境中，各种带电或不带电的高能粒子（如质子、电子、中子）以及各种高能射线（X射线、γ射线）对IC造成的损伤。

⏹氧化层电荷——IC中存在与氧化层有关的电荷，包括固定氧化层电荷Qf、可动电荷Qm、界面陷阱电荷和Qit氧化层陷阱电荷Qot。

⏹热载流子（HC）——指其能量比费米能级大几个kT以上的载流子，这些载流子与晶格不处于热平衡状态，当其能量达到或超过Si-SiO2界面势垒时便会注入到氧化层中，产生界面态，氧化层陷阱或被陷阱所俘获，使氧化层电荷增加或波动不稳，这就是载流子效应。

由于电子注入时所需要能量比空穴低，所以一般不特别说明的热载流子多指热电子。

双极器件与MOS器件中均存在热载流子注入效应。

⏹栅氧击穿——在MOS器件及其IC电路中，栅极下面存在一薄层SiO2，此即统称的栅氧（化层）。

栅氧的漏电与栅氧质量关系极大，漏电增加到一定程度即构成击穿，导致器件失效。

⏹与时间有关的介质击穿（TDDB）——是指施加的电场低于栅氧的本征击穿场强，并未引起本征击穿，但经历一定时间后仍发生击穿现象。

这是由于施加应力过程中，氧化层内产生并聚集了缺陷（陷阱）的原因。

⏹电迁移（EM）——当器件工作时，金属互连线的铝条内有一定电流通过，金属离子会沿导体产生质量的运输，其结果会使导体的某些部位出现空洞或晶须（小丘），这即电迁移现象。

⏹应力迁移（SM）——铝条经过温度循环或高温处理，由于应力的作用也会发生铝条开路断裂的失效。

这时空洞多发生在晶粒边界处，这种现象叫应力迁移，以与通电后铝条产生电迁移的失效区别。

铝条愈细，应力迁移失效愈严重。

⏹键合失效——是指金丝和铝互连之间的键合失效。

由于金-铝之间的化学势不同，经长期使用或200℃以上高温储存后，会产生多种金属间化合物，如紫斑、白斑等。

结果使铝层变薄，粘附性下降，造成半断线状态，接触电阻增加，最后导致开路失效。

在300℃高温下还会产生空洞，即柯肯德尔效应，这种效应是在高温下金向铝中迅速扩散并形成化合物，在键合点四周出现环形空洞，使铝膜部分或全部脱离，形成高阻或开路。

⏹PN结穿钉——是指在长期电应力或突发的强电流的作用下，在PN结处局部铝-硅熔融生成合金钉，穿透PN结，造成PN结短路的现象。

⏹腐蚀失效——许多IC是用树脂包封的，然而水汽可以穿过树脂体和引脚-树脂界面到达铝互连处，由水汽带入的外部杂质或从树脂中溶解的杂质与金属铝作用，使铝互连线发生化学腐蚀或电化学腐蚀。

二．金属化电迁移－解释

在外电场作用下，金属离子受到两种力的作用:

⏹一种是电场力，使金属离子由正极向负极移动；

⏹另一种是导电电子和金属离子间相互碰撞发生动量交换而使金属离子受到与电子流方向一致的作用力，金属离子由负极向正极移动，这种作用力俗称“电子风”。

⏹对铝、金等金属膜，电场力很小，金属离子主要受电子风的影响，结果使金属离子与电子流一样朝正极移动，在正极端形成金属离子的堆积，形成小丘，而在负极端产生空洞，使金属条断开。

金属的腐蚀－解释

⏹当金属与周围介质接触时，由于发生化学反应或电化学作用而引起金属的破坏叫做金属的腐蚀。

⏹金属的腐蚀现象十分普遍，在电子元器件中，外引线及封装壳内的金属因化学反应或电化学作用引起电性能恶化直至失效。

银离子迁移银的迁移是一种电化学现象，在具备水份和电场的条件时发生。

过应力

⏹电应力--电源输出输入的电流、电压超过规定的最大额定值

⏹热应力--环境温度、壳温、结温超过规定的最大额定值

⏹机械应力--振动、冲击、离心力超过规定的最大额定值

CMOS电路闩锁失效

⏹闩锁（latch-up）是指CMOS电路中固有的寄生可控硅结构被触发导通，在电源和地之间形成低阻大电流通路的现象。

⏹MOS集成电路使用的主要失效机理

⏹条件--在使用上VDD>（VI;VO）

⏹危害--一旦导通电源端产生很大电流，破坏性和非破坏性

⏹失效特点--电现象内部失效判别。

ESD失效机理－解释

⏹处于不同静电电位的两个物体间发生的静电电荷转移就形成了静电放电，这种静电放电将给电子元器件带来损伤，引起产品失效。

⏹电子元器件由静电放电引发的失效可分为突发性失效和潜在性失效两种模式。

⏹突发性失效是指元器件受到静电放电损伤后，突然完全丧失其规定的功能，主要表现为开路、短路或参数严重漂移。

⏹潜在性失效是指静电放电能量较低，仅在元器件内部造成轻微损伤，放电后器件电参数仍然合格或略有变化。

但器件的抗过电应力能力已经明显削弱，再受到工作应力后将进一步退化，使用寿命将明显缩短。

⏹过电压场致失效发生于M0S器件，包括含有MOS电容或钽电容的双极型电路和混合电路；

⏹过电流热致失效多发生于双极器件，包括输入用pn结二极管保护的MOS电路、肖特基二极管以及含有双极器件的混合电路。

实际发生哪种失效，取决于静电放电回路的绝缘程度。

⏹如果放电回路阻抗较低，绝缘性差，元器件往往会因放电期间产生强电流脉冲导致高温损伤，这属于过电流损伤

⏹如果放电回路阻抗较高，绝缘性好，则元器件会因接受了高电荷而产生高电压，导致强电场损伤，这属于过电压损伤

塑封器件“爆米花效应”（分层效应）

“爆米花效应”是指塑封器件塑封材料内的水份在高温下受热发生膨胀，使塑封料与金属框架和芯片间发生分层，拉断键合丝，发生开路失效或间歇失效。

芯片焊接缺陷

导致热烧毁的主要原因

•界面空洞

•热疲劳

键合失效机理

金铝化合物失效－解释

金和铝键合，在长期贮存和使用后，因化学势不同，它们之间能生成AuAl2，AuAl，Au2Al，Au5Al2，Au4Al等金属间化合物（IMC）。

这几种IMC的晶格常数、膨胀系数、形成过程中体积的变化、颜色和物理性质是不同的，且电导率较低。

AuAl2、Au5Al2、Au4Al呈浅金黄色，AuAl2呈紫色，俗称紫斑，Au2Al呈白色，称白斑。

在键合点处生成了Au－Al间IMC之后，键合强度降低、变脆开裂、接触电阻增大，器件出现性能退化或引线从键合界面处脱落导致开路。

柯肯德尔效应（Kirkendall）

⏹在AuAL键合系统中，若采用Au丝热压焊工艺，由于高温（300℃以上），金向铝中迅速扩散，金的扩散速度大于铝扩散速度，结果出现了在金层一侧留下部分原子空隙，这些原子空隙自发聚积，在金属间化合物与金属交界面上形成了空洞，这称为柯肯德尔效应。

⏹当柯氏效应－空洞增大到一定程度后，将使键合界面强度急剧下降，接触电阻增大，最终导致开路。

金属－半导体接触失效－解释

⏹欧姆接触，肖特基接触

⏹铝－硅接触尖峰或溶坑

•在高温加电时扩散和迁移同时存在

•铝在硅中扩散,形成尖峰，发射极PN结短路

•硅在铝中扩散，接触面空洞—开路

⏹GaAs器件的主要失效原因

措施:

难熔多层金属化如PtSi—Ti/W--Al

氧化层击穿

•离子感应

•隧道效应

•与时间有关的介质击穿

•氧化层缺陷击穿--早期失效

氧化层电荷

•固定氧化层电荷--不影响稳定性

•可动离子电荷--影响（主要Na+离子沾污）

•介面陷阱电荷--影响（主要是电离辐射）

•氧化层陷阱电荷--参数漂移（热电子注入是其形式之一）

1．失效分析的目的

⏹找出失效原因

⏹追溯产品的设计（含选型）﹑制造﹑使用、管理存在的不良因素

⏹提出纠正措施，预防失效的再发生，改进管理

⏹提高产品可靠性，降低全寿命周期成本

3．高温和高温电偏置试验。

被分析的元器件如果属于漏电流大或不稳定、增益低的情况，为了证实芯片表面是否被污染，一般将元器件进行高温烘烤，并对比烘烤前后的有关性能。

讲述其体做法。

4．以失效分析为目的的电测技术

▪连接性测试

▪待机电流测试正常电源电压作用下，无信号输入时的集成电路的电源电流叫待机电流。

好坏电路的待机电流的比较是确定失效原因和确定失效分析后续步骤的重要依据。

如待机电流偏大，则说明芯片内部有局部漏电区域，应采用光辐射显微镜（EMM）做漏电区失效定位；如电流偏小，则说明芯片内部电源端或地端相连的部分金属化互连线或引线有开路；如电流为0，说明芯片与电源端或地端相连的金属化互连线或引线有开路。

开路失效可试用X射线透视和开封镜检进行分析。

▪端口测试由于ESD保护电路广泛用于CMOS电路，电源端对输入/输出端以及输入/输出端对地端可等效为两个串联的二极管图，而CMOS电路的内电路的输入端为MOS器件，由MOS器件栅极的绝缘性，各端口对地端/电源端以及电源端对地端的正常I-V特性类似于二极管的I-V特性。

测量并比较好坏电路各端口对地端或对电源端I-V特性，可