V20码型变换器单元和A接口单元硬件模块设计.docx
《V20码型变换器单元和A接口单元硬件模块设计.docx》由会员分享，可在线阅读，更多相关《V20码型变换器单元和A接口单元硬件模块设计.docx（23页珍藏版）》请在冰豆网上搜索。
V20码型变换器单元和A接口单元硬件模块设计
技术文件
技术文件名称：
ZXG10-BSC™V2.0码型变换器单元
和A接口单元硬件模块设计
技术文件编号：
（小四）
版本：
（小四）
文件质量等级：
（小四）
共2页
（包括封面）
拟制文峰
审核
会签
标准化
批准
深圳市中兴通讯股份有限公司
目录
1概述3
1.1模块位置3
1.2设计思想3
1.3缩略语3
1.4参考文献3
1.5设计输出4
2单板说明4
3功能与性能描述4
3.1设计目标4
3.2设计实施方案4
4主要元器件应用说明5
5逻辑控制详细说明5
6接口描述5
6.1内部接口描述5
6.2外部接口描述6
6.3接口信号定义6
6.3.1TCPP、AIPP板的接口信号6
6.3.2（E）DRT板的输入输出接口9
6.3.3TIC板的输入输出接口10
7电源设计12
8可靠性、安全性、电磁兼容性设计12
9工艺结构设计12
10单板软件说明12
10.1软件功能描述12
10.2软件接口描述13
10.3软件接口描述13
11装配说明13
12测试与调试13
13资源要求与进度安排13
13.1资源要求13
13.2进度安排13
14附录13
14.1其它说明13
14.2版本背景介绍13
14.3评审记录14
1概述
ZXG10-BSC™V2.0是在ZXG10-BSC™V1.0的基础上，为了适应大容量和多种业务的需要而研制的。
其码型变换器单元是BSC中完成移动通信网络设备特有的码型变换功能的设备，而A接口单元是完成BSC和MSC之间A接口的物理层功能的设备单元。
为了适应大容量的需求，ZXG10-BSC™V2.0的中心交换网做了较大改动，由64kbps的信道交换变成了16kbps的信道交换，因而导致码型变换器单元和A接口单元也有了相应的修改。
1.1模块位置
ZXG10-BSC™V2.0的硬件结构框图如下：
码型变换器单元（TCU）和A接口单元（AIU）的位置如上图所示，在T网和A接口之间。
TCU和AIU是以串联的方式连在他们之间的，一个TCU和一个AIU相串联，因而二者是配对出现的。
最大容量的ZXG10-BSC™V2.0可以包含14个TCU和14个AIU。
1.2设计思想
码型变换器单元和A接口单元的设计遵循以下要点：
1、一个单元和T网的两条HighWay的业务容量一致。
2、尽可能地利用ZXG10-BSC™V1.0的成熟设计，以保护用户投资。
TCU兼容DRT、EDRT两种单板。
3、尽可能地保证A接口的7号链路稳定地透明传输。
4、E1线路接口和Abis一侧的设计保持一致性。
5、TCU的管理者TCPP和AIU的管理者AIPP硬件上采用PP的统一版本GPP，依靠背板设置和运行相应的软件来完成TCPP或AIPP的应有功能。
1.3缩略语
SCUSystemControlUnit系统控制单元
GPPGeneralPeripheralProcessor通用外围处理器
TCPPTransCoderunitPeripheralProcessor码型变换器单元外围处理器
AIPPAInterfaceunitPeripheralProcessorA接口单元外围处理器
DRTDualRateTranscoder双速率码型变换器
EDRTEnhancedDualRateTranscoder增强型双速率码型变换器
TICTrunkInterfaceCircuit中继接口电路
BATCBackplaneofAinterfaceandTranscoderA接口和码型变换器背板
1.4参考文献
《ZXG10-BSC™V2.0硬件系统总体设计》，赖峥嵘。
1.5设计输出
《ZXG10-BSC™V2.0码型变换器单元和A接口单元硬件模块设计》。
2单板说明
ZXG10-BSC™V2.0码型变换器单元（TCU）由以下三种单板组成：
TCPP：
码型变换器外围处理机，是码型变换器单元的管理者。
硬件上采用GPP板，一个TCU有主备各一个BIPP板。
DRT：
双速率码型变换器板，是码型变换的业务处理实现者。
可以处理最多124路FR业务，或者32路EFR业务。
EDRT：
增强型双速率码型变换器板，是DRT板的增强版本。
可以处理最多510路FR业务，或者126路EFR业务。
ZXG10-BSC™V2.0A接口单元（AIU）由以下两种单板组成：
AIPP：
A接口外围处理机，是A接口单元的管理者。
硬件上采用GPP板，一个AIU有主备各一个BIPP板。
TIC：
中继接口电路，实现E1接口的物理层功能。
单板在硬件上不进行备份。
码型变换器单元和A接口单元各种单板的物理承载者是BATC（A接口和码型变换器背板）。
3功能与性能描述
3.1设计目标
一套TCU+AIU要能够支持两条8MHighWay对应的业务信道容量。
即大约992TCHs的容量。
业务信道类型可以为FR，也可以为EFR。
3.2设计实施方案
TCU和AIU在ZXG10-BSC™V2.0的T网和A接口之间是一种串联的连接关系。
如下图：
图中，DSNI和TCPP之间的连接是两条8MHighWay，其余单板之间的连接都是一条8MHighWay。
每个EDRT和两种PP之间的接口有可能达到4条8MHighWay。
一个TCU中，DRT板最多可以有8个；EDRT板最多也可以有8个；一个AIU中的TIC板最多也是只能由8个。
根据实际容量和业务类型，单板的数目可以作相应调整。
由于EDRT的处理能力尚未有一个实际的评估结果，如果一个EDRT单板处理EFR业务的最大容量无法达到120路，那么我们可以有两种措施：
1、牺牲T网最大容量，削减一个AIU单元支持的A接口电路数目，直至EDRT板能够支持120路EFR业务时再将AIU配成满配置；2、采取一种保留的方案来实现T网的最大容量：
在电路类型为EFR的情况下，将T网和TCPP之间的连接削减到一条HighWay，在网层通过一种新的一拖二电缆实现这种连接，这样对网的容量也不会有浪费。
4主要元器件应用说明
TCPP和AIPP硬件上由通用外围处理器（GPP）实现，采用MOTOROLA公司的嵌入式处理芯片MPC860实现控制，采用MITEL公司的大容量交换芯片MT90826实现交换；DRT板采用INTEL80386EX实现主控，采用TexasInstrument的通用DSP芯片TMS320VC549实现话音编解码的业务处理；EDRT板采用INTEL80386EX实现主控，采用TexasInstrument的通用DSP芯片TMS320C6201B实现话音编解码的业务处理；TIC板采用8031单片机做主控，Conexant公司的E1芯片BT8370实现E1接口，和BIU中的TIC采用完全一致的设计。
5逻辑控制详细说明
TCU模块的主控，由主用的TCPP完成。
TCPP本身，由SCU通过HDLC信道进行控制管理。
HDLC信道的物理承载者是TCU与T网相连的8MHighWay。
主备TCPP各通过负荷分担的两条64Kbps的HDLC信道与SCU通信。
TCPP的软件版本可以通过HDLC信道从MP下载。
TCU模块的其他单板（DRT、EDRT），由主用TCPP通过点对点的HDLC链路进行管理。
每一DRT或EDRT单板，通过负荷分担的两条64Kbps的HDLC信道与主用TCPP通信。
TCPP进行主备倒换时，DRT板或/和EDRT板的通信对端进行自然倒换。
DRT和EDRT的软件运行版本能通过HDLC链路从TCPP进行在线下载。
AIU模块的主控，由主用的AIPP完成。
TCPP本身，由SCU通过HDLC信道进行控制管理。
HDLC信道的物理承载者是TCU与T网相连的8MHighWay（通过TCPP和AIPP之间的8MHighWay转发）。
主备AIPP各通过负荷分担的两条64Kbps的HDLC信道与SCU通信。
AIPP的软件版本可以通过HDLC信道从MP下载。
AIU模块的其他单板（TIC）的管理，由主用的AIPP通过485总线进行。
各板的485地址（共8位）等于其在机框中的板位号（1~27）。
BIPP进行主备倒换时，485总线的管理者也进行相应的倒换。
TIC的软件版本不能进行在线下载。
6接口描述
6.1内部接口描述
主备TCPP之间，通过4条交叉连接的主备倒换信号完成主备倒换，包括两条板位状态信号和两条主备状态信号。
另外，主备TCPP之间通过一条8MHighWay进行HDLC通信，输入输出的信号都是单极性的。
主备TCPP的其余输入、输出都是直接连在一起的，以达到热备用的目的。
相连接的输出，备用板进行高阻浮空，只有主用板的输出有效——但是，备用TCPP与SCU进行通信的HighWay时隙，主用板必须高阻浮空，让备用板的输出有效。
TCU内部单板接口，考虑到（E）DRT版本和ZXG10-BSC™V1.0的兼容性，仍然采用LVDS的差分接口。
这些信号包括：
TCPP至每一（E）DRT的8K、8M时钟信号（每板一对），TCPP至每一（E）DRT的8MHighWay数据信号（每板一条输入输出）。
和TCPP类似，主备AIPP之间，通过4条交叉连接的主备倒换信号完成主备倒换，包括两条板位状态信号和两条主备状态信号。
另外，主备AIPP之间通过一条8MHighWay进行HDLC通信，输入输出的信号都是单极性的。
主备AIPP的其余输入、输出都是直接连在一起的，以达到热备用的目的。
相连接的输出，备用板进行高阻浮空，只有主用板的输出有效——但是，备用AIPP与SCU进行通信的HighWay时隙，主用板必须高阻浮空，让备用板的输出有效。
AIU内部单板接口，和BIU比较一致。
有单极性的8MHz比特时钟和8KHz帧时钟，从AIPP输出到其他单板，所有TIC共用同一信号线。
AIPP到每一个TIC板有一条8MHighWay的数据线（即一条输入线+一条输出线）。
这些数据线，也都是单极性的。
所有单极性信号都是TTL电平的，单板输入、输出端必须加驱动，能够保证8MHz的开关信号在背板上正确传输1.0m的距离。
为确保信号传输质量，单极性信号的长距离传输必须有类似如下接口电路：
其中，阻尼电阻为10~51欧姆，上下拉电阻为220~1000欧姆，具体阻值在调试时确定。
阻尼电阻必须由输入输出的单板提供，上下拉电阻由输入信号的单板或背板提供。
TIC板必须由背板提供本板的485地址，也就是板位号。
背板提供485地址的低5位，高3位地址为0。
AIU内所有单板，通过一条485总线挂在一起。
另外，TIC板提供通向AIPP的8MHighWay的自检测试工作方式，即在某些特定的时隙实现自环。
TCU、AIU之间，有TCPP至AIPP的8K、8M时钟的单极性信号各一条，TCPP至AIPP的8MHighWay单极性信号一条（包括输入输出），其内容包括AIPP的MPPP通信消息和透明传输的7号信令。
6.2外部接口描述
详细说明与外部功能模块接口信号，包括信号定义、信号功能、信号特性（电平特性、频率特性和功率特性等）和连接情况。
确定各信号的标号。
6.3接口信号定义
6.3.1TCPP、AIPP板的接口信号
包括TCPP、AIPP在内的各种PP单板由于功能相近，接口相似，采用统一的硬件设计方法，称为GPP单板。
其两个96芯欧式插座包括以下输入输出信号。
VCC：
电源，+5V。
GND：
地。
（*）HWI00+~HWO09-,8MCLK00+~8MCLK09-,8KCLK00+~8KCLK09-：
10条差分8MbpsHighway，两条输入时钟（8MCLK00+~8MCLK01-,8KCLK00+~8KCLK01-、），八条输出时钟（8MCLK02+~8MCLK09-,8KCLK02+~8KCLK09-）；
（*）HWI10~HWO19：
10条单极性8MbpsHighway数据线（其中包括一条用作主备通讯）；
（*）8MCLKin、8KCLKin、8MCLKout、8KCLKout：
两对单极性时钟线，分别用作输入、输出。
（*）8KREFI0~8KREFI7：
8K参考时钟输入。
（*）8KREFO0+、8KREFO0-、8KREFO1+、8KREFO1-：
8K参考时钟输出。
RS485A、RS485B：
485总线，输入/输出。
MS-STA-IN、MS-STA-OUT、BS-IN、BS-OUT：
主备倒换信号，主备板信号交叉相连。
BT0~BT2：
板类型输入，表示本单板配置成哪种PP：
BIPP——000、TCPP——001、AIPP——010、NSPP——100、FSPP——101。
其中xxx=BT2.BT1.BT0，1表示输入高电平、0表示输入浮空（本板下拉）。
011、110、111三种类型保留。
STA：
板位状态输入——一个PP单元的两个PP中，左为0、右为1。
所有输入输出都是相对本板的。
所有输出信号都提供高阻浮空的能力，以支持热备用。
带（*）的信号组包括Highway和时钟信号，其作用是跟GPP配置成哪种PP相关联的，其他信号是各种配置下都一样的。
信号在96芯背板插座上的安排如下：
UP
DOWN
A
B
C
A
B
C
1
GND
GND
GND
1
8MCLK02+
8MCLK02-
8MCLK02-
2
GND
GND
GND
2
8KCLK02+
8KCLK02-
8KCLK02-
3
GND
GND
GND
3
HWO02+
HWO02-
HWO02-
4
RS485A
RS485B
RS485B
4
HWI02+
HWI02-
HWI02-
5
8KREFO0+
GND
8KREFO0-
5
8MCLK03+
8MCLK03-
8MCLK03-
6
8KREFO1+
GND
8KREFO1-
6
8KCLK03+
8KCLK03-
8KCLK03-
7
BS-IN
GND
MS-STA-IN
7
HWO03+
HWO03-
HWO03-
8
BS-OUT
STA
MS-STA-OUT
8
HWI03+
HWI03-
HWI03-
9
BT0
BT1
BT2
9
8MCLK04+
8MCLK04-
8MCLK04-
10
8KREFI0
HWI10
HWO10
10
8KCLK04+
8KCLK04-
8KCLK04-
11
8KREFI1
HWI11
HWO11
11
HWO04+
HWO04-
HWO04-
12
8KREFI2
HWI12
HWO12
12
HWI04+
HWI04-
HWI04-
13
8KREFI3
HWI13
HWO13
13
8MCLK05+
8MCLK05-
8MCLK05-
14
8KREFI4
HWI14
HWO14
14
8KCLK05+
8KCLK05-
8KCLK05-
15
8KREFI5
HWI15
HWO15
15
HWO05+
HWO05-
HWO05-
16
8KREFI6
HWI16
HWO16
16
HWI05+
HWI05-
HWI05-
17
8KREFI7
HWI17
HWO17
17
8MCLK06+
8MCLK06-
8MCLK06-
18
HWI18
HWO18
18
8KCLK06+
8KCLK06-
8KCLK06-
19
8MCLKin
HWI19
HWO19
19
HWO06+
HWO06-
HWO06-
20
8KCLKin
8MCLKout
8KCLKout
20
HWI06+
HWI06-
HWI06-
21
21
8MCLK07+
8MCLK07-
8MCLK07-
22
VCC
VCC
VCC
22
8KCLK07+
8KCLK07-
8KCLK07-
23
VCC
VCC
VCC
23
HWO07+
HWO07-
HWO07-
24
VCC
VCC
VCC
24
HWI07+
HWI07-
HWI07-
25
8MCLK00+
8MCLK00-
8MCLK00-
25
8MCLK08+
8MCLK08-
8MCLK08-
26
8KCLK00+
8KCLK00-
8KCLK00-
26
8KCLK08+
8KCLK08-
8KCLK08-
27
HWO00+
HWO00-
HWO00-
27
HWO08+
HWO08-
HWO08-
28
HWI00+
HWI00-
HWI00-
28
HWI08+
HWI08-
HWI08-
29
8MCLK01+
8MCLK01-
8MCLK01-
29
8MCLK09+
8MCLK09-
8MCLK09-
30
8KCLK01+
8KCLK01-
8KCLK01-
30
8KCLK09+
8KCLK09-
8KCLK09-
31
HWO01+
HWO01-
HWO01-
31
HWO09+
HWO09-
HWO09-
32
HWI01+
HWI01-
HWI01-
32
HWI09+
HWI09-
HWI09-
配置成TCPP时
符号
意义
来自
去向
8MCLK00+、8MCLK00-
HW00上的8M差分比特钟
T网
8KCLK00+、8KCLK00-
HW00上的差分8K帧时钟
T网
8MCLK01+、8MCLK01-
HW01上的差分8M比特钟
T网
8KCLK01+、8KCLK01-
HW01上的差分8K帧时钟
T网
HWI00+、HWI00-
HW00的差分数据信号输入
T网
HWO00+、HWO00-
HW00的差分数据信号输出
T网
HWI01+、HWI01-
HW01的差分数据信号输入
T网
HWO01+、HWO01-
HW01的差分数据信号输出
T网
8MCLK02+~8MCLK09+,8MCLK02-~8MCLK09-
HW02~09上的差分8M比特钟
八个（E）DRT
8KCLK02+~8KCLK09+,8KCLK02-~8KCLK09-
HW02~09上的差分8K帧时钟
八个（E）DRT
HWI02+~HWI09+、HWI02-~HWI09-
HW02~09的差分数据信号输入
八个（E）DRT
HWO02+~HWO09+、HWO02-~HWO09-
HW02~09的差分数据信号输出
八个（E）DRT
HWO02+、HWO02-
HW02~09的差分数据信号输出
八个（E）DRT
8MCLKout、8KCLKout
HW1x的时钟输出
AIPP
HWI18
HW18的数据信号输入
AIPP
HWO18
HW18的数据信号输出
AIPP
HWI19
HW19的数据信号输入
本单元的另一块PP
HWO19
HW19的数据信号输出
本单元的另一块PP
其余的Highway和时钟信号无用。
配置成AIPP时
符号
意义
来自
去向
HWI02+~HWI09+、HWI02-~HWI09-
HW02~09的差分数据信号输入
八个（E）DRT
HWO02+~HWO09+、HWO02-~HWO09-
HW02~09的差分数据信号输出
八个（E）DRT
8MCLKin、8KCLKin
HW1x的时钟输入
TCPP
8MCLKout、8KCLKout
HW1x的时钟输出
TIC
HWI10~HWI17
HW10~17的数据信号输入
TIC
HWO10~HWO17
HW10~17的数据信号输出
TIC
8KREFI0~8KREFI7
参考时钟输入
TIC
8KREFO+~8KREF1-
参考时钟输出
网层SYCK
HWI18
HW18的数据信号输入
TCPP
HWO18
HW18的数据信号输出
TCPP
HWI19
HW19的数据信号输入
本单元的另一块PP
HWO19
HW19的数据信号输出
本单元的另一块PP
其余的Highway和时钟信号无用。
6.3.2（E）DRT板的输入输出接口
（E）DRT板的输入输出信号包括以下一些：
VCC：
电源，+5V。
GND：
地。
8KICK+、8KICK-、8MICK+、8MICK-：
从TCPP输出的8K、8M时钟信号。
HW16KI+、HW16KI-：
输入到TCPP的8MHighWay数据线。
HW16KO+、HW16KO-：
从TCPP输出的8MHighWay数据线。
HW64KI+、HW64KI-：
从AIPP输入到（E）DRT的8MHighWay数据线。
HW64KO+、HW64KO-：
从（E）DRT输出到AIPP的8MHighWay数据线。
HighWay的输入输出都相对T网而言。
信号在96芯插座上的排布如下：
UP
DOWN
A
B
C
A
B
C
1
GND
GND
GND
1
VCC
VCC
VCC
2
GND
GND
GND
2
VCC
VCC
VCC
3
GND
GND
GND
3
4
GND
GND
GND
4
5
5
6
6
7
7
8
8
9
9
10
10
11
11
升级会员 