最全面数字逻辑期末考题精选.docx
《最全面数字逻辑期末考题精选.docx》由会员分享，可在线阅读，更多相关《最全面数字逻辑期末考题精选.docx（128页珍藏版）》请在冰豆网上搜索。
最全面数字逻辑期末考题精选
精品学习资料
精品学习资料
数字逻辑考试题
数字逻辑考试题
（一）
一、填空（共
1.（1011.11
17分，每空1分）
）B=（
）D=（
）H
）8421BCD码。
2.（16）D=（
3.三态门的输出有
、
ABC
、
的最简式为
三种状态。
Y（A,B,C）
ABC
ABC
。
进制计数器。
。
6.
Y=
7.由n位寄存器组成的扭环型移位寄存器可以构成
10.四位环型计数器初始状态是
1000，经过5个时钟后状态为
11.在RS、JK、T和D触发器中，
12.设一个包围圈所包围的方格数目为
触发器的逻辑功能最多。
S，消去的变量数目为
N，那么S与N的关系式应是
。
13.在卡诺图化简逻辑函数时，
圈1求得
的最简与或式，圈0求得
的最简与或式。
二、选择（共
10分，每题1分）
Y
1.Y
A.
C.
A
Y
Y
BCDE的反函数为
=（
）。
B.Y
AB
A（B
25用
C
C
D
D
E
E）
码表示为（
00100101
AB
CD
E
D
D.
）。
Y
A
（B
C
E）
3.十进制数
8421BCD
B.
A.10101
C.100101
D.10101
4.若用1表示高电平，0表示低电平，则是（
）。
A.正逻辑
B.负逻辑
C.正、负逻辑
）。
D.任意逻辑
5.下逻辑图的逻辑表达式为（
A
&
&
B
Y
&
C
&
Y
Y
）。
AB
AC
BC
A.Y
ABBCAC
B.
D.
Y
AB
AC
BC
ABACBC
C.
6.三态门的逻辑值正确是指它有（
A.1个
B.2个
C.3个
D.4个
9.组合逻辑电路在电路结构上的特点下列不正确的是（
）。
A.在结构上只能由各种门电路组成
C.有输入到输出的通路
10.已知74LS138译码器的输入三个使能端（
B.电路中不包含记忆（存储）元件
D.有输出到输入的反馈回路
E2A
E2B
0）时，地址码
E1=1，
A2A1A0=011，则输
出Y7
~Y0
为（
）。
A.11111101
三、简答题（共
B.10111111
15分，每题5分）
C.11110111
D.11111111
1.一个n位无符号二进制整数能表示的十进制数范围有多大？
表示一个最大
多少二进制数？
2位十进制数至少需要
欢迎下载
第1页，共28页
精品学习资料
精品学习资料
3.写出下列十进制数的
（1）6521
BCD码。
（2）489.03
四、计算（共
20分）
1.用代数法化简下列各式（每小题
3分）
（1）Y
（2）Y
AB（BC
A）
（A
B）（AB）
2.用卡诺图法化简下式（5分）
YABCD
D（BCD）
（A
C）BD
A（B
C）
3.将下式转换成与或形式（
5分）
Y
AC
BD
BC
AB
4.在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。
（4分）
四、分析设计（
35分）
1.十字路口的路况如下图所示。
通道
A（含A1和A2）为主干道，当通道
A没有车辆行驶，而通道
B1或B2有车辆停留或等待时，则该处的车辆可以行驶；当通道
A有车时，无论通道
B的情况如何，通
道
A允许通行。
试用逻辑门电路设计交通灯控制电路。
（15分）
欢迎下载
第2页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（二）
一、填空（共
20分，每空1分）
1.逻辑门电路中的基本逻辑关系为
、
、
三种。
，
2.电平的高低一般用“
1”和“0”两种状态区别，若规定
则称为正逻辑。
0”和“1”并不表示数量的大小，而是表示两种相互对立
3.逻辑代数中的“
的
。
4.（A+B）（A+C）=
5.逻辑函数的表示方法有逻辑状态表、逻辑式、
、
。
6.对于n个输入变量有
7.（13）D=（
个最小项。
）H=（
）B=（
）8421BCD码。
二、单项选择题（共
10分，每题1分）
2.如果编码0100表示十进制数
A.8421BCD码
C.2421BCD码
4，则此码不可能是（
B.5211BCD码
D.余3循环码
）。
n+1n
=Q，应使输入D=（
C.Q
）。
5.对于D触发器，欲使
A.0
Q
Q
B.1
D.
6.下列触发器中，没有约束条件的是（
A.基本RS触发器
C.同步RS触发器
）。
RS触发器
D触发器
B.主从
D.边沿
9.将十六进制数（
A.（54.12）
4E.C）16转换成十进制数是（
）。
B.（54.75）
D.（78.75）
10
10
C.（78.12）
10
10
10.同步时序电路和异步时序电路比较，其差异在于后者（
）。
A.没有触发器
C.没有稳定状态
三、用逻辑代数证明下列等式（共
B.没有统一的时钟脉冲控制
D.输出只与内部状态有关
10分，每小题5分）
（1）A
AB
A
B
ABC
ABC
ABC
AB
AC
（2）
四、化简题
（1）F
（2）F
将下列逻辑函数化成最小项。
（每小题5分，共10分）
ABCAB
C
AB
BC
五、用卡诺图法化简下列逻辑函数。
（共
ACD
10分，每小题
BC
5分）
（1）F
ABD
ABD
ACD
（2）
F（A,B,C,D）
m（3,6,8,9,11,12）
d（0,1,2,13,14,15）
六、设计（40分）
1.用与非门设计一个举重裁判表决电路。
举重比赛有
3个裁判，其中一个主裁判，两个副裁判。
每
一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。
只有当两个或两个以上裁判判定成功举起，
且其中有一个为主裁判时，表示选手成功举起的指示灯才亮。
（10分）
BC（15分）
Y
ABC
AC
2.试用4选1数据选择器产生逻辑函数
欢迎下载
第3页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（三）
一、填空（共
20分，每空1分）
1.二值逻辑中，变量的取值不表示
，而是指
三种状态。
，余3码为个触发器
。
2.三态门电路的输出有
1、
和
3.十进制数86的8421BCD码为
7.构成一个模6的同步计数器最少要
。
8.（10010111）
8421BCD=（
）
10=（
）
2=（
、
）
8
9.逻辑代数中的三种基本逻辑运算有
、
。
11.T触发器是在
二、选择题（共
cp操作下,具有保持和
10分，每题1分）
功能的触发器。
1.下列四个数中与十进制（
A.（43）16
163）10不相等的是（
）。
B.（10100011）2
C.（000101100011）8421BCD
（1001000011）8
D.
2.n个变量可以构成（
）个最小项
n
n
D.2—1
A.n
4.逻辑式
B.2n
C.2
A
ABC
相等的式子是（
）。
A.ABC
A
D.A
BC
B.1+BC
C.
5.下列逻辑电路中为时序逻辑电路的是（
）。
A.译码器
B.加法器
C.数码寄存器
D.数据选择器
三、将下列十进制数转换为二进制数、八进制数、十六进制数和
8421BCD码。
（共
分，每小题
10
5
分）
（1）43
四、化简题（共
（2）127
25分，每题
5分）
ABBCD
F
F
AB
BC
BC
（1）
（2）
ABCDABD
ABCBD
BC
（3）F
ABD
ABD
ACD
ACD
BC
（4）
F（A,B,C,D）
m（2,3,5,6,7,8,9,12,13,15）
（5）
F（A,B,C,D）
m（3,6,8,9,11,12）
d（0,1,2,13,14,15）
五、分析下图所示逻辑电路的功能。
（10分）
六、试用2输入与非门和反相器设计一个
4位的奇偶校验器，即当4位数中有奇数个
1时输出为0，
否则输出为
1。
（10分）
欢迎下载
第4页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（四）
一、填空（共
15分，每空1分）
1.三态门的输出有
5.十进制数86的8421BCD码为
8.F=A+AB可化简为
、
、
，余3码为
三种状态。
。
。
9.构成一个模
6的同步计数器最少要
个触发器。
10.（10100.001）2=（
）
8=（
）
16
11.AB+AC+BC的最简与或表达式为
12.对于共阴极显示器，可以用输出
13.将特定的信息表示成二进制代码的过程称为
。
=AB+（A+B）C=AB+ABC=AB+C
的七段译码器7448来进行译码驱动。
。
二、选择题（每题
2.将十六进制数（
A.54.12）10
C.（78.12）10
1分，共10分）
4E.C）16转换成十进制数是（
B.（54.75）
D.（78.75）
）。
10
10
3.标准与或式是由（
A.与项相或
C.最大项相与
）构成的逻辑表达式。
B.最小项相或
D.或项相与
三、用代数法化简下列等式（共
20分，每题5分）
（1）AB（BC
A）
（A
B）（AB）
（2）
（3）
ABC（B
C）
（4）A
ABC
ABC
CB
CB
四、已知逻辑电路如图
4.13示，试分析该电路的逻辑功能。
（10分）
A
B
F
五、用译码器
74138和适当的逻辑门实现函数。
（10分）
F
ABC
ABC
ABC
ABC
六、数据选择器如下图所示，并行输入数据
2I1I0=1010，控制端
X=0，A1A0的态序为
00、01、10、
I
3I
11，试画出输出端
L的波形。
（10分）
七、分析时序电路。
（20分）
欢迎下载
第5页，共28页
精品学习资料
精品学习资料
欢迎下载
第6页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（五）
一、填空题（共
20分，每空1分）
1.数字信号的特点是在
上和
来表示。
8421码可得
上都是断续变化的，其高电平和低电平常
用
和
3.将十进制数
45转换成
。
n+1
4.同步RS触发器的特性方程为
Q=；约束方程为
。
5.数字电路按照是否有记忆功能通常可分为两类：
、
。
位。
；而将能把数字信号转换成模拟
6.当数据选择器的数据输入端的个数为
7.能将模拟信号转换成数字信号的电路，
8时，则其地址码选择端应有
称为
信号的电路称为
。
8.时序逻辑电路按照其触发器是否有统一的时钟控制分为
序电路。
9.两片中规模集成电路10进制计数器串联后，最大计数容量为
时序电路和
时
位。
二、单项选择题
（共10分，每题1分）
1.对于四位二进制译码器，其相应的输出端共有（
）。
A.4个
B.16个
C.8个
D.10个
取值应为（
n
Q
1
n
Q，JK触发器的J、K
B.J=0,K=1
）触发器的状态图。
）。
2.要实现
A.J=0,K=0
3.下图所示是（
A.SR
C.J=1,K=0
D.J=1,K=1
D.Tˊ
B.D
C.T
4.在下列逻辑电路中，不是组合逻辑电路的有（
）。
A.译码器
5.欲使D触发器按
A.0
B.编码器
全加器
D=（
寄存器
C.
D.
n+1
n工作，应使输入
）。
Q=Q
B.1
C.Q
的最小项表达式为（
D.
Q
6.函数F（A,B,C）=AB+BC+AC
）。
∑m（3，5，6，7）
∑m（2，4，6，7）
）的计数器。
A.F（A,B,C）=∑m（0，2，4）
C.F（A,B,C）=∑m（0，2，3，4）
B.F（A,B,C）=
D.F（A,B,C）=
7.N个触发器可以构成最大计数长度（进制数）为（
2
N
A.N
B.2N
C.N
D.2
）。
10.某计数器的状态转换图如下，其计数的容量为（
A.八
B.五
C.四
D.三
000
001
010
111
011
100
110
101
三、化简下列逻辑函数，写出最简与或表达式（共
分，每题5分）
15
1.F
ABD
ABD
ACD
ACD
BC
欢迎下载
第7页，共28页
精品学习资料
精品学习资料
F（A,B,C）
m（0,1,2,5,6）
2.
3.F见下图
A
F
B
四、化简下列逻辑函数，写出最简与或表达式（共
10分，每题5分）
（1）Y1
AB
ACD
B
C
D
（2）Y2（A,B,C）
m（0,2,3,4,5,7）
五、分析作图题
（15分）
设JK触发器的初始状态为
0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入
J、K的波形
图如下图所示，
（1）写出JK触发器的特性方程式；
（2）画出输出
Q的波形图。
2
4
5
6
1
3
CP
J
K
六、设计题
（15分）
Q
有一水箱由大、小两台水泵
ML和MS供水，如图3.1所示，箱中设置了
3个水位检测元件A、B、C。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水
位超过C点时水泵停止工作；水位低于
C点而高于
B点时MS单独工作；水位低于
B点而高于
A点时
ML单独工作；水位低于
A点时
ML和
MS同时工作。
试用门电路设计一个控制两台水泵的逻辑电路。
欢迎下载
第8页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（六）
一、填空题（共30分，每空1分）
1.二进制数A=1011010；B=10111，则A-B=＿＿＿＿＿＿＿。
2.把高电压作为逻辑
1，低电平作为逻辑
0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。
一种电路若
在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。
3.四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。
4.将十进制数
287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。
5.根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿
＿＿触发器和＿＿＿＿触发器。
6.下图所示电路中，
Y1＝＿＿＿＿＿＿；
Y2＝＿＿＿＿＿＿；
Y3＝＿＿＿＿＿＿。
Y1
A
Y2
B
Y3
7.将BCD码翻译成十个对应输出信号的电路称为＿＿＿＿＿＿＿＿，它有＿＿＿个输入端，＿＿
＿＿输出端。
9.已知三态与非门输出表达式
C，则该三态门当控制信号
C为＿＿＿电平时，输出为高阻
F
AB
态。
二、选择题（共10分，每题1分）
下列函数中，是最小项表达式形式的是（
）。
1.
A.
C.
Y=A+BC
YAB
B.Y=ABC+ACD
D.
C
ABC
Y
ABCABC
n1
Q
n
Q，JK触发器的J、K
取值应为（
）。
要实现
2.
A.J=0,K=0
B.J=0,K=1
C.J=1,K=0
D.J=1,K=1
数值（375）10与下列哪个数相等（
）。
C.（11101110）BCD
3.
A.（111011101）2
属于组合逻辑电路的是（
B.（567）8
）。
D.（1F5）16
4.
A.触发器
B.全加器
C.移位寄存器
D.计数器
）个计数脉冲
M进制计数器状态转换的特点是：
设定初态后，每来（
CP，计数器重新回到
5.
初态。
A.M-1
B.M+1
C.M
D.2M
TTL与非门多余的输入端不应连接的为（
）。
D.+Vcc
6.
A.
7.
低电平
在（
B.高电平
C.与有用端并联
）输入情况下，“与非”运算的结果是逻辑
0。
A.全部输入是
B.任一输入是
0C.仅一输入是
）使用。
D.全部输入是
0
0
1
任何带使能端的译码器都可以作（
8.
A.加法器
C.编码器
数据分配器
计数器
B.
D.
10.计数器可以由下列电路构成的有
）。
（
A.触发器和比较器
C.门电路和触发器
比较器和选择器
加法器和选择器
B.
D.
欢迎下载
第9页，共28页
精品学习资料
精品学习资料
三、化简下列逻辑函数，写出最简与或表达式。
（共
25分，每题5分）
（1）Y1
ABBC
ABCABC
（2）
（3）
Y2
m（0,1,8,9,10,11）
Y3见如下卡诺图
C
D
AB
00
01
00
01
11
10
0
1
1
╳
0
1
1
╳
11
10
0
1
1
0
0
1
1
0
4.Y4
m（1,3,5,7,9）
d（10,11,12,13,14,15）
四、说明图示电路的功能。
要求：
（1）写出每个触发器的驱动方程、状态方程；
（2）列出状态转换
表；画出状态图；根据给定
CP信号的波形画出各触发器输出端
Q1、Q2、Q3的波形。
（设各触发器的初
始状态均为“
0”）（20
分）
CP
欢迎下载
第10页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（七）
一、填空（共
20分，每空1分）
1.（11.25）10的二进制数为
十六进制数为
它的最小项和式应为
2.已知逻辑函数
反函数的最简与或式为
4.如果对全班
，
它的
F（A,B,C,D）=AD+BC
F（A,B,C,D）=
50名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称
为
，该电路的输出代码至少有
位
5.把一组输入的二进制代码翻译成具有特定含义的输出信号称为
。
6.正逻辑的或门可以是负逻辑的
8.对二进制译码器来说，若具有
门电路；正逻辑的与非门可以是负逻辑的
门电路。
n个输入端，则应有
个输入端。
10.数字电路按照是否有记忆功能通常可分为两类：
、
。
二、选择题（共
10分，每题1分）
1、构成移位寄存器不能采用的触发器为（
）。
C.主从型
A.R-S型
B.J-K型
同步型
D.
2.为实现将JK触发器转换为
D触发器，应使（
）。
D
D
J=K=D
A.J=D,K=
B.K=D,J=
C.J=K=D
D.
3.将十六进制数（
4E.C）16转换成十进制数是（
）。
C.（78.12）
A.（54.12）10
5.具有直接复位端和置位端（
B.（54.75）
D.
（78.75）
10
10
10
RD
SD）的触发器，当触发器处于受
CP脉冲控制的情况下工作时，
这两端所加的信号为（
A.01
）。
B.11
C.00
D.10
）。
6.下列关于异或运算的式子中，不正确的是（
A.A⊕A=
C.A⊕0=
A⊕A
0
B.
=1
=
A
⊕1
A
D.A
三、将下列十进制数转换为二进制数、八进制数、十六进制数和
8421BCD码（要求转换误差不大于
-4
2）（共10分，每题5分）
（1）254.25
（2）2.718
五、分析下图所示逻辑电路的功能。
（10分）
六、某雷达站有
3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。
这些雷
达由两台发电机
X和Y供电，发电机
X的最大输出功率等于雷达
A的功率消耗，发电机
Y的最大输出功
率是X的3倍。
要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、
停发电机。
（15分）
欢迎下载
第11页，共28页
精品学习资料
精品学习资料
数字逻辑考试题
（八）
一、填空（共
18分，每空1分）
1.四位环型计数器初始状态是
1000，经过5个时钟后状态为
。
2.（10001000）2=（
）
10=（
）
16
3.二值逻辑中，变量的取值不表示
4.（11.25）10的二进制数为
7.在RS、JK、D、T四种触发器中，唯有
，而是指
十六进制数为
。
。
触发器存在输入信号的约束条件
9.时序逻辑电路按照其触发器是否有统一的时钟控制分为
11.数据分配器的功能类似于多位开关，是一种
时序电路和
时序电路。
输入、
输出的组合逻辑电路。
二、选择题（共
10分，每题1分）
1.如
升级会员 