最全面数字逻辑期末考题精选.docx

1、最全面数字逻辑期末考题精选精品学习资料精品学习资料数字逻辑考试题数字逻辑考试题(一)一、填空（共1. （ 1011.1117 分，每空 1 分） B=（） D =（） H）8421BCD码 。2. （ 16） D=（3. 三态门的输出有、ABC、的最简式为三种状态。Y( A, B,C)ABCABC。进制计数器。6.Y=7. 由 n 位寄存器组成的扭环型移位寄存器可以构成10. 四位环型计数器初始状态是1000，经过 5 个时钟后状态为11. 在 RS、 JK、 T 和 D 触发器中，12. 设一个包围圈所包围的方格数目为触发器的逻辑功能最多。S，消去的变量数目为N，那么 S 与 N 的关系式应

2、是。13. 在卡诺图化简逻辑函数时，圈 1 求得的最简与或式， 圈 0 求得的最简与或式。二、选择（共10 分，每题 1 分）Y1. YA.C.AYYBC DE 的反函数为= （）。B. YA BA (B25 用CCDDEE)码表示为（0010 0101A BC DEDD.）。YA( BCE)3. 十进制数8421BCDB.A. 10101C. 100101D. 101014. 若用 1 表示高电平， 0 表示低电平，则是（）。A. 正逻辑B. 负逻辑C. 正、负逻辑）。D. 任意逻辑5. 下逻辑图的逻辑表达式为（A&BY&C&YY）。ABACBCA. YAB BC ACB.D.YABACBC

3、AB AC BCC.6. 三态门的逻辑值正确是指它有（A. 1 个B. 2 个C. 3 个D. 4 个9. 组合逻辑电路在电路结构上的特点下列不正确的是（）。A. 在结构上只能由各种门电路组成C. 有输入到输出的通路10. 已知 74LS138 译码器的输入三个使能端（B. 电路中不包含记忆（存储）元件D. 有输出到输入的反馈回路E2 AE2 B0 ）时，地址码E1 =1，A2A1A0=011，则输出 Y7 Y0为（）。A. 11111101三 、简答题（共B. 1011111115 分，每题 5 分）C. 11110111D. 111111111. 一个 n 位无符号二进制整数能表示的十进制

4、数范围有多大？表示一个最大多少二进制数？2 位十进制数至少需要欢迎下载第 1 页，共 28 页精品学习资料精品学习资料3. 写出下列十进制数的（ 1） 6521BCD码。（ 2） 489.03四、计算（共20 分）1. 用代数法化简下列各式（每小题3 分）（ 1） Y（ 2） YAB( BCA)( AB)( AB)2. 用卡诺图法化简下式（ 5 分） Y ABCDD( B C D)( AC)BDA (BC)3. 将下式转换成与或形式（5 分）YACBDBCAB4. 在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。（ 4 分）四、分析设计（35 分）1. 十字路口的路况如下图所示。

5、通道A（含 A1 和 A2）为主干道，当通道A 没有车辆行驶，而通道B1 或 B2 有车辆停留或等待时，则该处的车辆可以行驶；当通道A 有车时，无论通道B 的情况如何，通道A 允许通行。试用逻辑门电路设计交通灯控制电路。（ 15 分）欢迎下载第 2 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(二)一、填空（共20 分，每空 1 分）1. 逻辑门电路中的基本逻辑关系为、三种。，2. 电平的高低一般用“1”和“ 0”两种状态区别，若规定则称为正逻辑。0”和“ 1”并不表示数量的大小，而是表示两种相互对立3. 逻辑代数中的“的。4. (A+B)(A+C) =5. 逻辑函数的表示方法有逻辑

6、状态表、逻辑式、。6. 对于 n 个输入变量有7. （ 13） D=（个最小项。） H=（） B=（）8421BCD码。二、单项选择题（共10 分，每题 1 分）2. 如果编码 0100 表示十进制数A. 8421BCD 码C. 2421BCD 码4，则此码不可能是（B. 5211BCD 码D. 余 3 循环码）。n + 1 n= Q ， 应使输入 D=（C.Q）。5. 对于 D 触发器，欲使A.0QQB.1D.6. 下列触发器中，没有约束条件的是（A. 基本 RS 触发器C. 同步 RS 触发器）。RS 触发器D 触发器B. 主从D. 边沿9. 将十六进制数（A. （ 54.12)4E.C）

7、16 转换成十进制数是（）。B. (54.75)D. (78.75)1010C. (78.12)101010. 同步时序电路和异步时序电路比较，其差异在于后者（）。A. 没有触发器C. 没有稳定状态三、 用逻辑代数证明下列等式（共B. 没有统一的时钟脉冲控制D. 输出只与内部状态有关10 分，每小题 5 分 )(1) AABABABCABCAB CABAC(2)四、化简题（ 1） F（ 2） F, 将下列逻辑函数化成最小项。（每小题 5 分，共 10 分 )A BC ABCABBC五、用卡诺图法化简下列逻辑函数。（共ACD10 分，每小题BC5 分)（ 1） FABDAB DACD（ 2）F(

8、 A, B, C, D)m(3,6,8,9,11,12)d(0,1,2,13,14,15)六、设计（ 40 分）1. 用与非门设计一个举重裁判表决电路。举重比赛有3 个裁判，其中一个主裁判，两个副裁判。每一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。只有当两个或两个以上裁判判定成功举起，且其中有一个为主裁判时，表示选手成功举起的指示灯才亮。（ 10 分）BC（ 15 分）YABCAC2. 试用 4 选 1 数据选择器产生逻辑函数欢迎下载第 3 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(三)一、填空（共20 分，每空 1 分）1. 二值逻辑中，变量的取值不表示，而是指三种状态

9、。，余 3 码为 个触发器。2. 三态门电路的输出有1、和3. 十进制数 86 的 8421BCD码为7. 构成一个模 6 的同步计数器最少要。8. (10010111)8421BCD=()10=()2=(、)89. 逻辑代数中的三种基本逻辑运算有、。11. T 触发器是在二、选择题（共cp 操作下 , 具有保持和10 分，每题 1 分）功能的触发器。1. 下列四个数中与十进制（A. （ 43） 16163）10 不相等的是（）。B.（ 10100011） 2C.（ 000101100011） 8421BCD（ 1001000011） 8D.2. n 个变量可以构成（）个最小项nnD. 2 1

10、A. n4. 逻辑式B. 2nC. 2AABC相等的式子是（）。A. ABCAD. ABCB.1+BCC.5. 下列逻辑电路中为时序逻辑电路的是（）。A. 译码器B. 加法器C. 数码寄存器D. 数据选择器三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码。（共分，每小题105分）（ 1） 43四、化简题（共（ 2） 12725 分，每题5 分）AB BCDFFABBCBC（ 1）（ 2）ABCD ABDABC BDBC（ 3） FABDABDAC DACDBC（ 4）F ( A, B, C, D)m(2,3,5,6,7,8,9,12,13,15)（ 5）F ( A, B

11、,C, D)m(3,6,8,9,11,12)d(0,1,2,13,14,15)五、分析下图所示逻辑电路的功能。（ 10 分）六、试用 2 输入与非门和反相器设计一个4 位的奇偶校验器， 即当 4 位数中有奇数个1 时输出为 0，否则输出为1。（ 10 分）欢迎下载第 4 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(四)一、填空（共15 分，每空 1 分）1. 三态门的输出有5. 十进制数 86 的 8421BCD码为8. F=A+ A B 可化简为、，余 3 码为三种状态。9. 构成一个模6 的同步计数器最少要个触发器。10. (10100 . 001) 2=()8=()1611.

12、 AB+A C+B C 的最简与或表达式为12. 对于共阴极显示器，可以用输出13. 将特定的信息表示成二进制代码的过程称为。 =AB+( A + B )C=AB+ AB C=AB+C的七段译码器 7448 来进行译码驱动。二、选择题（每题2. 将十六进制数（A. 54.12 ） 10C. (78.12) 101 分，共 10 分）4E.C） 16 转换成十进制数是（B. (54.75)D. (78.75)）。10103. 标准与或式是由（A. 与项相或C. 最大项相与）构成的逻辑表达式。B. 最小项相或D. 或项相与三、 用代数法化简下列等式（共20 分，每题 5 分）（ 1） AB( BC

13、A)( AB)( AB)（ 2）（ 3）ABC( BC ) （ 4） AABCA BCCBCB四、已知逻辑电路如图4.13 示，试分析该电路的逻辑功能。（ 10 分）ABF五、用译码器74138 和适当的逻辑门实现函数。（ 10 分）FABCABCABCABC六、数据选择器如下图所示，并行输入数据2I 1I 0=1010，控制端X=0，A1A0 的态序为00、01、 10、I3I11，试画出输出端L 的波形。（10 分）七、分析时序电路。 （ 20 分）欢迎下载第 5 页，共 28 页精品学习资料精品学习资料欢迎下载第 6 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(五)一、填空题

14、（共20 分，每空 1 分）1. 数字信号的特点是在上和来表示。8421 码可得上都是断续变化的，其高电平和低电平常用和3. 将十进制数45 转换成。n+14. 同步 RS 触发器的特性方程为Q = ；约束方程为。5. 数字电路按照是否有记忆功能通常可分为两类：、。位。；而将能把数字信号转换成模拟6. 当数据选择器的数据输入端的个数为7. 能将模拟信号转换成数字信号的电路，8 时，则其地址码选择端应有称为信号的电路称为。8. 时序逻辑电路按照其触发器是否有统一的时钟控制分为序电路。9. 两片中规模集成电路 10 进制计数器串联后，最大计数容量为时序电路和时位。二、单项选择题(共 10 分，每题

15、 1 分 )1. 对于四位二进制译码器，其相应的输出端共有（）。A. 4 个B. 16 个C. 8 个D. 10 个取值应为（nQ1nQ ， JK 触发器的 J、KB. J=0,K=1）触发器的状态图。）。2. 要实现A. J=0,K=03. 下图所示是（A. SRC. J=1,K=0D. J=1,K=1D. T B. DC. T4. 在下列逻辑电路中，不是组合逻辑电路的有（）。A. 译码器5. 欲使 D 触发器按A. 0B. 编码器全加器D=（寄存器C.D.n+1n 工作，应使输入）。Q = QB. 1C. Q的最小项表达式为（D.Q6. 函数 F(A,B,C)=AB+BC+AC）。m（ 3

16、， 5， 6， 7） m（ 2， 4， 6， 7）的计数器。A. F(A,B,C)= m（ 0， 2，4）C. F(A,B,C)= m（ 0， 2，3， 4）B. F(A,B,C)=D. F(A,B,C)=7. N 个触发器可以构成最大计数长度（进制数）为（2NA. NB. 2NC. ND. 2）。10. 某计数器的状态转换图如下，其计数的容量为（A. 八B. 五C. 四D. 三000001010111011100110101三、化简下列逻辑函数，写出最简与或表达式（共分，每题 5 分）151. FABDABDAC DACDBC欢迎下载第 7 页，共 28 页精品学习资料精品学习资料F ( A

17、, B, C)m(0,1,2,5,6)2.3. F 见下图AFB四、化简下列逻辑函数，写出最简与或表达式（共10 分，每题 5 分）（ 1） Y1ABACDBCD（ 2） Y2 ( A, B,C)m(0,2,3,4,5,7)五、分析作图题(15 分 )设 JK 触发器的初始状态为0，触发器的触发翻转发生在时钟脉冲的下降沿，已知输入J、 K 的波形图如下图所示， （ 1）写出 JK 触发器的特性方程式； （ 2）画出输出Q 的波形图。245613CPJK六、设计题(15 分)Q有一水箱由大、 小两台水泵M L 和 M S 供水，如图 3.1 所示，箱中设置了3 个水位检测元件 A 、B 、C。水

18、面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过 C 点时水泵停止工作；水位低于C 点而高于B 点时 M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路。欢迎下载第 8 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(六)一、填 空 题 （ 共 30 分 ， 每 空 1 分 ）1. 二进制数 A=1011010 ； B=10111 ，则 A-B= 。2. 把高电压作为逻辑1，低电平作为逻辑0 的赋值方法称作逻辑赋值。一种电路若在正逻辑赋值时为与

19、非门，则在负逻辑赋值时为。3. 四位二进制编码器有个输入端；个输出端。4. 将十进制数287 转换成二进制数是；十六进制数是。5. 根据触发器功能的不同，可将触发器分成四种，分别是触发器、触发器、触发器和触发器。6. 下图所示电路中，Y1 ；Y 2 ；Y 3 。Y1AY2BY37. 将 BCD 码翻译成十个对应输出信号的电路称为，它有个输入端，输出端。9. 已知三态与非门输出表达式C ，则该三态门当控制信号C 为电平时，输出为高阻FAB态。二、选择题 (共 10 分，每题 1 分 )下列函数中，是最小项表达式形式的是（）。1.A.C.Y=A+BCY ABB. Y=ABC+ACDD.CABCYA

20、 BC ABCn 1QnQ ， JK 触发器的 J、K取值应为（）。要实现2.A. J=0,K=0B. J=0,K=1C. J=1,K=0D. J=1,K=1数值 (375)10 与下列哪个数相等（）。C. (11101110)BCD3.A. (111011101) 2属于组合逻辑电路的是（B. (567) 8）。D. (1F5) 164.A. 触发器B. 全加器C. 移位寄存器D. 计数器）个计数脉冲M 进制计数器状态转换的特点是：设定初态后，每来（CP，计数器重新回到5.初态。A. M-1B. M+1C. MD.2MTTL 与非门多余的输入端不应连接的为（）。D. +V cc6.A.7.低

21、电平在（B. 高电平C. 与有用端并联）输入情况下， “与非”运算的结果是逻辑0。A. 全部输入是B. 任一输入是0 C. 仅一输入是）使用。D. 全部输入是001任何带使能端的译码器都可以作（8.A. 加法器C. 编码器数据分配器计数器B.D.10. 计数器可以由下列电路构成的有)。(A. 触发器和比较器C. 门电路和触发器比较器和选择器加法器和选择器B.D.欢迎下载第 9 页，共 28 页精品学习资料精品学习资料三、化简下列逻辑函数，写出最简与或表达式。（共25 分，每题 5 分）（ 1） Y1AB BCAB C ABC（ 2）（ 3）Y2m(0,1,8,9,10,11)Y 3 见如下卡诺

22、图CDAB0001000111100110111110011001104. Y4m(1,3,5,7,9)d(10,11,12,13,14,15)四、说明图示电路的功能。要求：（1）写出每个触发器的驱动方程、状态方程；（ 2）列出状态转换表；画出状态图；根据给定CP 信号的波形画出各触发器输出端Q1、 Q2、Q3 的波形。（设各触发器的初始状态均为“0”） (20分)CP欢迎下载第 10 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(七)一、填空（共20 分，每空 1 分）1. （ 11.25 ） 10 的二进制数为十六进制数为它的最小项和式应为2. 已知逻辑函数反函数的最简与或式为4

23、. 如果对全班，它的F(A,B,C,D)=AD+BCF(A,B,C,D)=50 名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为，该电路的输出代码至少有位5. 把一组输入的二进制代码翻译成具有特定含义的输出信号称为。6. 正逻辑的或门可以是负逻辑的8. 对二进制译码器来说，若具有门电路；正逻辑的与非门可以是负逻辑的门电路。n 个输入端，则应有个输入端。10. 数字电路按照是否有记忆功能通常可分为两类：、。二、选择题（共10 分，每题 1 分）1、构成移位寄存器不能采用的触发器为（）。C. 主从型A. R-S 型B. J-K 型同步型D.2. 为实现将 JK 触发器转换为D

24、触发器，应使（）。DDJ=K= DA. J=D,K=B. K=D,J=C. J=K=DD.3. 将十六进制数（4E.C） 16 转换成十进制数是（）。C. (78.12)A. （ 54.12 ） 105. 具有直接复位端和置位端（B. (54.75)D.(78.75)101010R DS D）的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为（A. 01）。B. 11C. 00D. 10）。6. 下列关于异或运算的式子中，不正确的是（A. AA =C. A 0 =A A0B.= 1=A 1AD. A三、将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要

25、求转换误差不大于-42 ）（共 10 分，每题 5 分）（ 1） 254.25（ 2） 2.718五、 分析下图所示逻辑电路的功能。（ 10 分）六、某雷达站有3 部雷达 A、B、C，其中 A 和 B 功率消耗相等， C 的功率是 A 的功率的两倍。这些雷达由两台发电机X 和 Y 供电，发电机X 的最大输出功率等于雷达A 的功率消耗，发电机Y 的最大输出功率是 X 的 3 倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机。（ 15 分）欢迎下载第 11 页，共 28 页精品学习资料精品学习资料数字逻辑考试题(八)一、填空（共18 分，每空 1 分）1. 四位环型计数器初始状态是1000，经过 5 个时钟后状态为。2. (10001000) 2=()10 =()163. 二值逻辑中，变量的取值不表示4. （ 11.25 ） 10 的二进制数为7. 在 RS、 JK、 D、 T 四种触发器中，唯有，而是指十六进制数为。触发器存在输入信号的约束条件9. 时序逻辑电路按照其触发器是否有统一的时钟控制分为11. 数据分配器的功能类似于多位开关，是一种时序电路和时序电路。输入、输出的组合逻辑电路。二、选择题（共10 分，每题 1 分）1. 如