数电课程设计数字电子秒表设计.docx
《数电课程设计数字电子秒表设计.docx》由会员分享，可在线阅读，更多相关《数电课程设计数字电子秒表设计.docx（10页珍藏版）》请在冰豆网上搜索。
数电课程设计数字电子秒表设计
理学院
SchoolofSciences
创新课程设计报告
学生姓名：
学生学号：
所在班级：
电子092
所在专业：
电子信息科学与技术
指导教师：
数字电子秒表设计
1.引言
电子秒表在生活中的应用,它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
有机械秒表和电子秒表两类。
机械秒表与机械手表相仿，但具有制动装置，可精确至百分之一秒；电子秒表用微型电池作能源，电子元件测量显示，可精确至千分之一秒。
广泛应用于科学研究、体育运动及国防等方面在当今非常注重工作效率的社会环境中，定时器能给我们的工作、生活以及娱乐带来很大的方便，充分利用定时器，能有效的加强我们的工作效率。
数字电子秒表是利用数字电子技术把模拟信号转换成数字信号来完成的，具有直观、准确性高的特点。
1.1设计目的
1.建立数字电子电路系统的基本概念；
2.运用CD4060分频器的应用，计数器的级联及其计数、译码、显示电路的整体配合；
3.建立分频的基本概念。
1.2设计要求
设计一个数字电子秒表，该秒表具有显示功能和清零、开始计时、停止计时等功能。
设计的要求如下：
1.以1秒为最小单位进行显示；
2.秒表可显示0～9秒的量程；
3.该秒表具有清零、开始计时、停止计时功能；
4．除了以上功能，个人可根据具体情况进行电路功能扩展。
1.3设计内容
1.搭接电子秒表的整体设计电路；
2.校准0.1秒信号源；
3.测试电子秒表清零、开始计时、停止计时功能。
2.电路分析
图2.1.1电子秒表电路图
2.2电路分析
图2.2.1原理方框图
图2.1.1是电子秒表完全的电路图，按功能可以分成四个单元电路进行分析，由时钟脉冲发生器、计算器、译码器和数码管组成。
其原理方框图如图2.2.1所示。
图2.2.2555逻辑电路图和引脚图
2.2.1时钟脉冲发生器
555定时器是模拟—数字混合式集成电路，利用它可以方便地构成脉冲产生、整形电路和定时、延时电路。
用555定时器构成的自激式多谐振荡器，是一种性能较好的时钟源。
调节电位器Rp，使在输出端3获得频率为50HZ的矩形波信号。
图2.2.3多谐振荡器电路
（一）555定时器的电路结构及其功能
图2.2.2为555定时器的内部逻辑电路和外引脚图，从结构上看，555电路由2个比较器、1个基本RS触发器、1个反相缓冲器、1个集电极开路的放电晶体管和3个5kΩ电阻组成分压器组成。
（二）555定时器的逻辑功能
TH
OUT
DIS
×
×
0
0
导通
＞
＞
1
0
导通
＜
＞
1
保持
保持
×
＜
1
1
截止
多谐振荡器如图2.2.3所示。
当电路刚接通电源时，由于C（C1//C2）来不及充电，555电路的2脚处于零电平，导致其输出3脚为高电平。
当电源通过R1、Rp向C充电到Vc≥Vcc时，输出端3脚由高电路平变为低电平，电容C经R1和内部电路的放电开关管放电。
当放电到Vc≤Vcc时，输出端又由低电平转变为高电平。
此时电容再次充电，这种过程可周而复始地进行下去，形成自激振荡。
图2.2.4是输出端及电容器C上电压的波形。
图2.2.4波形图图2.2.5多谐振荡器电路
振荡频率的估算：
（为了电路更直观，见图2.2.5）
（1）电容充电时间T1。
电容充电时，时间常数τ1=（R1+R2）C，起始值vC（0+）=
，终了值vC（∞）=VCC，转换值vC（T1）=
，带入RC过渡过程计算公式进行计算：
（2.2.1）
（2.2.4）
（2）电容放电时间T2
电容放电时，时间常数τ2=R2C，起始值vC（0+）=
，终了值vC（∞）=0，转换值vC（T2）=
，带入RC过渡过程计算公式进行计算：
（3）电路振荡周期T
T=T1+T2=0.7（R1+2R2）C（2.2.2）
（4）电路振荡频率f
（2.2.3）
（5）输出波形占空比q
定义：
q=T1/T，即脉冲宽度与脉冲周期之比，称为占空比。
图2.2.5五进制计数器
2.2.2计数器
计数器是一个用以实现计数功能的时序部件,它不
仅可用来计脉冲数,还常用作数字系统的定时,分频和执
行数字运算以及其它特定的逻辑功能.计数器种类很多
.按构成计数器中的各触发器是否使用一个时钟脉冲源
来分,有同步计数器和异步计数器.根据计数制的不同,分
为二进制计数器,十进制计数器和任意进制计数器.根据
计数的增减趋势,又分为加法,减法和可逆计数器.还有可预置数和可编程序功能计数器等等。
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
1．分频器电路
通常，数字钟的晶体振荡器输出频率较高，为了得到0.1Hz的秒信号输入，需要对振荡器的输出信号进行分频。
图2.2.1中的U1是一个五进制计数器，对振荡器的输出信号进行分频。
对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为时间计数单元的时钟输入。
单元电路2.2.5所示。
若计数器U1不用，直接用555产生的信号作计数脉冲是可以实现的。
根据多谐振荡电路的频率公式（2.2.3），直接产生0.1S（10Hz）的脉冲，可以调节电路的R和C的数值。
2.时间计算
计数器U2及计数器U3接成8421码十进制形式，将CP2（即CKB）和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。
S2断开秒表应清为00，S2接通（S1闭合），秒表应开始计数。
输入
输出
功能
清0
置9
时钟
QDQCQBQA
R0
（1）、R0
（2）
S9
（1）、S9
（2）
CP1CP2
1
1
0
×
×
0
××
0
0
0
0
清0
0
×
×
0
1
1
××
1
0
0
1
置9
0×
×0
0×
×0
↓1
QA输出
二进制计数
1↓
QDQCQB输出
五进制计数
↓QA
QDQCQBQA输出8421BCD码
十进制计数
QD↓
QAQDQCQB输出5421BCD码
十进制计数
11
不变
保持
表2.2.174LS9074LS90
2.2.3译码器
译码器是一个多输入，多输出的组合逻辑电路.它的作用是把给定的代码进行"翻译"，成相应的状态,使输出通道中相应的一路有信号输出。
译码器在数字系统中有广泛的用途，不仅用于代码的转换,终端的数字显示,还用于数据分配，存贮器寻址和组合控制信号等。
不同的功能可选用不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
74LS47功能表
计数器实现了对时间的累计以8421BCD码形式输出，译码器电路采用74LS47集成块，其功能表如下：
2.2.4数码管
一个LED数码管可用来显示一位0～9十进制数和一个小数点.小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降,随显示光（通常为红,绿,黄,橙色）的颜色不同略有差别,通常约为2～2.5V,每个发光二极管的点亮电流在5～10mA.LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器,该译码器不但要完成译码功能,还要有相当的驱动能力。
这个设计的数码管采用共阴型数码管。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。
本电路中的两个数码管分别显示个位为1.0—9.0、十分位为0.1—0.9。
3.设计步骤
3.1设备与元件
设备：
直流稳压电源一台，万用表一块。
元件：
分频器cd4060一块，二-五-十制计数器74LS90一块，译码器74LS248一块，共阴型数码管一只，1kΩ电阻一只，200kΩ电阻一只，电容器0.1μF、0.01μF、0.022μF各两只。
3.2测试调整
按照设计原理图进行连接实际元件连接，依次对各部分进行测试：
3.2.1时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节器节Rp，使输出矩形波频为50Hz。
若无波形输出，检查555线路连接是否良好，555定时器构成的多谐振荡是否起振。
3.2.2计数器的测试
（1）S1闭合，检查计数器U1的QD端应有周期为0.1S的脉冲输出，S1断开Q3端无脉冲输出。
RO
（1）、RO
（2）、R9
（1）、R9
（2）接逻辑开关输出插口，CPB接单次脉冲源,CPA接高电平“1”，QD～QA接实验设备上译码显示输入端D、C、B、A，按表2.2.1测试其逻辑功能，记录之。
（2）计数器U2及计数器U3接成8421码十进制形式，同内容
（1）进行逻辑功能测试。
记录之。
（3）将计数器U1、U2、U3级连，进行逻辑功能测试。
记录之。
3.2.3电子秒表的整体测试
各单元电路测试正常后，按总图把几个单元电路连接起来，进行电子秒表的总体测试。
先按一下停止按钮，此时电子秒表不工作，再按一下启动按钮，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下停止按钮，计时立即停止，但数码管保留所计时之值。
3.2.4电子秒表准确度的测试
利用电子钟或手表的秒计时对电子秒表进行校准。
4.设计心得
通过本次设计使我对电路知识和芯片的使用及其作用有了更加深入的认识，将课本知识和知识应用较好的结合了起来。
对各种芯片的有效使用跟合理搭配有了更加熟悉的过程。
此外，通过此次设计还锻炼了自己独立思考，分析问题，解决问题的能力，加强了与同学之间的交流。
升级会员 