EDA设计多功能数字钟.docx

EDA设计多功能数字钟.docx

《EDA设计多功能数字钟.docx》由会员分享，可在线阅读，更多相关《EDA设计多功能数字钟.docx（26页珍藏版）》请在冰豆网上搜索。

EDA设计多功能数字钟

摘要

设计一个数字计时器，可以完成00:

00:

00到23:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。

具体实现方法为：

首先利用一个模48和两个模1000的计数器将原始的48MHZ转换成数字计时器所需的1HZ。

然后利用1HZ作为时钟，用两个模60和一个模24计数器形成基本数字钟。

快速校时和校分只需利用适当的与门和或门添加到相应计时模块的时钟即可。

至于整点报时，利用相应的判别条件，再连入相应的的频率，最后送到蜂鸣器端口即可完成功能。

对于附加功能闹钟和星期。

闹钟的具体功能为可设置时间，可先清零后再重新设置，到点后以1KHZ鸣叫10秒，期间可关掉闹钟。

具体实现方法为：

将开关K5作为闹钟的小时设定，开关K6作为闹钟的分钟设定，均作为计数器的时钟。

当这两个开关上下一次，小时和分钟均增加1。

然后再将闹钟的时间与数字钟的时间相比较，当两者完全相同时，蜂鸣器响起。

对于星期的设置比较简单，只需在数字钟小时模块后添加一个模8计数器，并在显示模块添加星期的相应输出即可。

对于实验调试所需注意的是：

要对开关进行消颤，利用D触发器，且添加的频率不能太大。

关键字：

分频、计数器、D触发器

Abstract

Designadigitaltimer,whichhasthetimingfunctioncountingfrom00:

00:

00to23:

59:

59,andcanalsomaintaintime、cleartime、rapidlyadjusttheminutes、rapidlyadjustthehoursandtimekeeping.Therealizingspecificmethodsareasfollows.First,useamold48andtwomode1000counterstoturntheoriginal48MHzintoadigitaltimerrequired1HZ.Second,takethe1HZastheclocktothebasicdigitalclockformationoftwomold60andamodulo24counters.UsetheappropriateANDandORgatesaddedtotheappropriatetimingmodulecanrealizerapidlyadjustingtheminutes.Asfortimekeeping,usingthecorrespondingdiscriminantconditions,connectingthemwiththecorrespondingfrequency,andsendingtothebuzzerportcancompletethefunction.

Additionalfeaturesincludealarmclockandcountingdaysoftheweek.Thealarmclockcansetthetime,canbefirstclearedandthenreseted,cansoundfor10seconds,andintheperiodcanturnoffthealarm.Thespecificmethodis:

takeK5astheswitchsettinghourandtakeK6astheswitchsettingminute,bothascounters’clock.Oncethesetwoswitchesupanddown,hourandminutearebothincrease1.Thencomparethealarmtimewiththetimeofthedigitalclock.Whentheyarethesame,thebuzzerstartsounding.Settingtheweekisrelativelysimple,justaddingamodulo8counterbehinddigitalclockhourmoduleandaddingthecorrespondingoutputtothedisplaymodule.

Forthedebugexperiments,usetheDflip-floptoeliminatechatterandthefrequencyaddedcannotbetoomuch.

Keywords：

frequencyconverteion、counter、Dflip-flop

一.设计要求3

二.方案论证4

三.各子模块设计原理6

3.1脉冲发生电路6

3.2计时电路8

3.3译码显示电路11

3.4整点报时电路12

3.5保持电路13

3.6清零电路14

3.7校分、校时电路14

3.8闹钟电路15

3.9星期电路20

四.下载调试20

五.结论21

六.实验感想21

参考文献24

附录24

多功能数字钟

一、设计要求

设计一个数字计时器，可以完成00:

00:

00到23:

59:

59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。

基本要求：

1、能进行正常的时、分、秒计时功能；

2、分别由六个数码管显示时分秒的计时；

3、K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；

4、K2是系统的清零开关（K2=0正常工作，K2=1时钟的分、秒全清零）；

5、K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；

6、K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；

设计提高部分要求：

1、使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz,）；

2、闹表设定功能；

3、自己添加其他功能。

开关的功能汇总如下：

表1

开关标号

功能

K1（K11）

系统保持开关

K2（K22）

系统清零开关

K3（K33）

系统校分开关

K4（K44）

系统校时开关

K5（K5）

闹钟模块定时小时位

K6（K6）

闹钟模块定时分钟位

K7（K7）

闹钟使用开关

K8（K8）

闹钟时间设置清零开关

注：

（）内为电路中的开关表示符号

二、方案论证

1.脉冲发生电路，产生所需要的所有频率。

由于实验板上提供的是48MHz的脉冲信号，因此要得到计时脉冲1Hz，要经过多次分频。

分频顺序为：

48MHz→1MHz→1kHz→1Hz，主要使用74160和74161。

2.计时电路由计数器组成，秒位分位为模60的计数器，时位是模24的计数器，星期是模8计数器，秒个位由脉冲发生电路提供的1HZ作为时钟。

3.显示译码电路。

计时电路与动态译码显示电路相连，将时间显示在七个七段数码管上。

动态译码显示电路是由数据选择器、译码器、显示译码器和数码管组成的。

每一时刻只有一个数码管显示，但由于频率比较大，就实现了动态显示。

4.保持电路。

利用开关改变计时电路的时钟1HZ的输出。

5.清零电路。

将开关加入到各个计数模块的清零端即可。

6.校分、校时电路设计。

用开关控制改变分钟和时钟的计数时钟，当时钟变为1HZ时，即可实现快速校分和校时。

7.整点报时电路。

在59’53”、59’55”、59’57”时使用512HZ的频率报时，59’59”时用1KHZ的频率报时，只需将分秒的计数电路端分别引出报时点和相应的频率相与接到蜂鸣器上即可。

8.闹钟功能。

将开关K5作为闹钟的小时设定，开关K6作为闹钟的分钟设定，分别作为两个计数器的时钟。

当这一个开关上下一次，对应设定的小时或分钟增加1。

然后再将闹钟设定的时间与数字钟的时间相比较，当两者完全相同时，蜂鸣器响起。

K7作为闹钟的开关，只有当

时，闹钟才起作用。

K8接在闹钟计数器清零端，即起到设定时间清零的作用。

9.星期功能。

在计时器的电路中加上星期计数模块，并在显示模块中添加星期的数据。

三、各子模块设计原理

1.脉冲发生电路

（1）48MHZ→1MHZ

如图，因为74161为异步清零，所以

表示48清零。

考虑到要使空占比相对大一些，不能仅取

作为输出信号，而取了

和

，使得空占比近似为

。

由此，两个74161形成48分频，产生1MHZ信号。

仿真波形如下，可见是48分频。

（2）1MHZ→1HZ

因为74160是模10计数器，因此三个74160形成千分频。

经过两个千分频即可产生1HZ信号。

（K11作为保持开关暂不考虑，作0处理）

仿真波形如下（两个千分频原理一样，因此仅仿真一个）：

取一个周期，显示：

因为时钟周期为10ns，因此可以看出为千分频。

2.计时电路

计时电路分为秒、分和小时

（1）秒计时

以上为模60计数器，第一个74160的时钟信号是由脉冲信号电路产生的1HZ。

秒的十位由

和

作为判别条件异步清零，即遇6清零。

由一个模10和一个模6形成模60。

（K22作为清零开关暂不考虑，作0处理）

仿真如下图：

时钟周期10ns，可见为模60。

（2）分计时

以上为模60计数器，原理同秒计数器。

但这里的第一个74160的时钟不是1HZ,而是由

、

、

和

组合作为时钟信号，使得分钟个位每60秒计一次数。

（K22作为清零开关和K33作为校分开关暂不考虑，作0处理）

仿真如下图：

时钟周期10ns，可见为模60。

（3）小时计时

以上为模24计数器，即

和

作为小时计数器的清零信号。

而

、

、

和

作为小时计数模块的时钟信号，即每60分记一次数。

（K22作为清零开关和K44作为校时开关暂不考虑，作0处理）

仿真如下图：

可见每到23清零。

3.译码显示电路

74151为数据选择器，输出的数据由P[0]~P[2]由决定，而P[0]~P[2]是74161计数器的低三位输出，因此每八个循环一次，所以数据D[0]~D[5]循环输即秒、分和时循环输出，最后通过7447转换成数码显示管显示。

注：

为1KHZ。

（XQ[0]~XQ[3]作为星期暂不考虑）

4.整点报时电路

以上为整点报时与频率的组合，其中59分作为必要条件均加入两种频率电路中.再来看秒，秒十位必须为5，因此SQ[4]*SQ[6]加入两种频率电路。

最后再看秒个位,9直接用SQ[0]*SQ[3]表示，而3,5和7用SQ[0]*（SQ[1]+SQ[2]）*

表示。

仿真如下图：

其中1HZ,51HZ和1KHZ均只给了一个任意的周期。

由图可以看出，时钟计到59’53”时开始报时，在59’53”,59’55”,59’57”时报时频率为512Hz,59’59”时报时频率为1KHz。

5.保持（开关：

K11）

由电路图可得，当

时，正常得到1HZ，而当

时，输出不再为1HZ,而是恒为高电平。

又1HZ是作为数字钟的时钟信号，所以当恒为高电平时不再计