计算机系统结构第1.docx
《计算机系统结构第1.docx》由会员分享，可在线阅读，更多相关《计算机系统结构第1.docx（17页珍藏版）》请在冰豆网上搜索。
计算机系统结构第1
计算机系统结构第1-8章部分作业答案
第一章
1.6某台主频为400MHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下：
指令类型
指令执行数量
平均时钟周期数
整数
45000
1
数据传送
75000
2
浮点
8000
4
分支
1500
2
求该计算机的有效CPI、MIPS和程序执行时间。
解：
（1）CPI=（45000X1+75000X2+8000X4+1500X2）/129500=1.776
（2）
MIPS速率=f/CPI=400/1.776=
（3）程序执行时间=（45000X1+75000X2+8000X4+1500X2）/400=575s
1.9假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。
具体数据如下表所示：
操作类型
程序中的数量（百万条指令）
改进前的执行时间
（周期）
改进后的执行时间
（周期）
操作1
10
2
1
操作2
30
20
15
操作3
35
10
3
操作4
15
4
1
（1）改进后，各类操作的加速比分别是多
少？
（2）各类操作单独改进后，程序获得的加速比分别是多少？
（3）4类操作均改进后，整个程序的加速比
是多少?
可得
解：
根据Amdahl定律囱=―—
Fe（1-Fe）=
Se
操作类型
各类操作的指令条数在
程序中所占的比例Fi
各类操作的加速比Si
各类操作单独改进后，程序获得的加速比
操作1
11.1%
2
1.06
操作2
33.3%
1.33
1.09
操作3
38.9%
3.33
1.37
操作4
16.7%
4
1.14
4类操作均改进后，整个程序的加速比:
Sn-—2.16
（1」R）、
Si
1.10
第二章
变长编码，哈夫曼编码
第三章
3.12有一条指令流水线如下所示：
（1）求连续输入10条指令的情况下，该流水线的实际吞吐率和效率。
（2）该流水线的瓶颈在哪一段？
请采用两种不同的措施消除此瓶颈。
对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？
解：
（1）本题主要考察对各功能段用时不等的线性流水线的性能计算公式的掌握情况。
k
T流水八巾（n-1）tmax
i二
=（5050100200）9200
二2200（ns）
T^nT流水二1220（ns_1）
k
5
45.45%
11
需要充分
400
EfTPW
注意：
对于公式不能死记硬背，
理解，注意公式的适用条件。
（2）瓶颈在3、4段。
变成八级流水线（细分瓶颈段方法）
2
?
4_4巳
k
T流水二'ti（n-1）tmax
i=1
=508950
=850（ns）
TP=nt=185（nsu）
I流水85
k
':
二ti
y40010
E=TP）TP58.82%
k817
重复设置瓶颈段方法
58.82%
E=400108508
3.13有一个流水线由4段组成，其中每当流过第三段时，总要在该段循环一次，然后才能流到第4段。
如果每段经过一次所需的时间都是4，问：
（1）当在流水线的输入端连续地每△时间输入一个任务时，该流水线会发生什么情况？
（2）此流水线的最大吞吐率为多少？
如果每2At输入一个任务，连续处理10个任务时，其实际吞吐率和效率是多少？
（3）当每段时间不变时，如何提高流水线的吞吐率？
人连续处理10个任务时，其吞吐率提高多少？
解：
（1）会发生流水线阻塞情况
（2）当任务流过第三段时要在该段循环一次，相当于要占用第三段24时间，则该流水线可看成是具有瓶颈段的线性流水线，瓶颈段即第三段，所需时间为24。
每24输入一个任务,连续处理10个任务的时空图如下：
则:
T流水二23t
TP=%流水=1%3飢
E=TP5{4=509254.35%
（3）重复设置部件。
重复的部件可并联在流水线上，也可串联于流水线中。
如下图所示：
t
3.14有一条静态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第3段的时间为2牛其余各段的时间均为△，而且流水线的输出可以直接__
应的流水线寄存器△。
现在该流水线上计算'
4
■:
（AiBi），画出时空图，并计算其吞吐率、加速比
i生
和效率。
解：
此题容易出的问题是忽略静态流水线的特点，当加法任务流入流水线后紧跟着启动乘法任务。
正确的做法是当所有加法任务完成从流水线流出后再启动乘法任务，同时还应注意到流水线
中的第三段所用时间为24
（1）任务分析
n（4+爲）=（4+A）x（^2+^2）x（4+53）x+尿）
7
（2）画时空图
1
2
3
4
5
6
7
1
2
3
4
1
2
3
4
5
6
7
1
2
3
4
5
6
7
18△
（3）计算流水线性能
吞吐率：
Tp」—
T18t
加速比：
cT串行4沃5心t+3^3t29
Sp-
T流水18118
效率：
实际占用面积45.Vt33t29
一时空区总面积—5x18也t-90
3.18在CRAY-I机器上，按照链接方式执行下述4条向量指令（括号中给出了相应功能部件时间），如果向量寄存器和功能部件之间的数据传送需要1拍，试求此链接流水线的通过时间是多少拍？
如果向量长度为64，则需多少拍才能得到全部结果。
Vg存储器（从存储器中取数：
7拍）
V2-V0+V1（向量加：
3拍）
V*V2vA3（按（A3）左移：
4拍）
V5^V3AV4（向量逻辑乘：
2拍）
解：
通过时间就是每条向量指令的第一个操作数执行完毕需要的时间，也就是各功能流水线由空到满的时间，具体过程如下图所示。
要得到全部结果，在流水线充满之后，向量中后继操作数继续以流水方式执行，直到整组向量执行完毕。
T通过=（7+1）+（1+3+1）+（1+4+1）+（1+2+1）=2（拍）
T总共=T通过+（64-1）=23+63=8（拍）
说明：
若考虑数据从存储器送访存部件也有1拍延迟，则通过时间应为24拍，完成全部任务所用时间相应为87拍。
3.佃某向量处理机有16个向量寄存器，其中
V0-V5种分别存放有向量A,B,C,D,E,F,向量的长度是8,向量各元素均为浮点数；处理部件采用两个单功能流水线，加法功能部件时间为2拍，乘法功能部件时间为3拍。
采用类似CRAY-1的链接技术，先计算（A+B）XC,在流水线不停的情况下，接着计算（D+E）XF。
（1）求此链接流水线的通过时间是多少拍？
（设寄存器出入各需1拍
（2）假如每排时间为50ns,完成这些计算并把结果存进相应寄存器，此处理部件的时间吞吐率为多少MFLOPS?
解：
（1）我们在这里假设A+B的中间结果放在V6中，（A+B）XC地最后结果放在V7中，D+E地中间结果放在V8中，（D+E）XF的最后结
果放在V9中。
具体实现参考下图:
通过时间应该为前者（（A+B）xC）通过的时间：
T通过=（1+2+1）+（1+3+1）=9
（拍）
（2）在做完（A+B）xC之后，作（C+D）xE就不需要通过时间了。
V6=AB;
V7=V6C;
V8=DE;
V9=V8F;
T=T通过+（8—1+8=24（拍）=12OO（ns）=1200X10（S）
题目中所问为吞吐率是多少MFLOPS，显然是
让求以MFLOPS为单位的吞吐率。
MFLOPS是指每秒完成多少百万次浮点运算，因此要明确所有任务中共多少浮点运算。
显然共有4条浮点向量指令，而每条指令完成8个浮点运算，因此浮
点运算总数为32个。
所以：
吞吐率：
TP=tE^2；厂莎厂八和7MFLOPS
第四章
4.4假设有一条长流水线，仅仅对条件转移指令使用分支目标缓冲。
假设分支预测错误的开销为4个时钟周期，缓冲不命中的开销为3个时钟周期。
假设：
命中率为90%，预测精度为90%，分支频率为15%，没有分支的基本CPI为1。
（1）求程序执行的CPI。
（2）相对于采用固定的2个时钟周期延迟的分支处理，哪种方法程序执行速度更快？
解：
（1）程序执行的CPI=CPI基本+分支延迟
=1+15%X[90%X
（1-90%）X4=（1-90%）X3]
=1.099
（2）采用固定的2个时钟周期延迟时，程序执行的CPI=CPI基本+分支延迟
=1+15%X2
=1.3
显然采用分支目标缓冲器时程序执行时间
更少，即速度更快
4.5假设分支目标缓冲的命中率为90%,程序中无条件转移指令的比例为5%，没有无条件转移指令的程序CPI值为1。
假设分支目标缓冲中包含分之目标指令，允许无条件转移指令进入分支目标缓冲，则程序的CPI值为多少？
假设无条件分支指令不进入分支目标缓冲时程序执行的CPI为1.1解：
无条件分支指令的特点是只要执行肯定分支成功。
因此，对于进入分支目标缓冲器的无条件分支指令，分支预测的精度为100%，也就不会带来分支延迟。
而没有进入分支目标缓冲器的无条件分支指令会带来一定分支延迟。
首先要求出一条无条件分支指令的分支延迟是多少，不妨设为x个时钟周期。
由题知无条件分支指令不进入分支目标缓冲时程序执行的CPI为1.1，而程序中没有无条件转移指令的CPI为1,因此有
CPI=CPI无分支指令+无条件分支延迟=1+5%x=1.1所以x=2
因此，允许无条件分支指令进入分支目标缓冲器时，
CPI=CPI无分支指令+5%X（1-90%）X2=1.01
第五章存储层次
5.1解释下列术语（不要求写在作业本上，但应作为复习内容
存储系统
全相联映像
直接映
像
组相联映像
写直达法
写回法
按写分配法
不按写
分配法
命中时间
失效率
强制性失效
容量失效
冲突失
效
2：
1经验规则
相联度
答：
（答案略）
5.2简述"Cache-主存"层次与"主存-辅存"层次的区别。
答：
存储层次、、比较项目\
“Cache—主存"
层次
“主存一辅存”层次
目的
为了弥补主存速度的不足
为了弥补主存容量的不足
存储管理实现
全部由专用硬件实现
主要由软件实现
访问速度的比值
（第一级比第二级）
几比一
几百比一
典型的块（页）大小
几十个字节
几百到几千个字节
CPU对第二级的访问方式
可直接访问
均通过第一级
失效时CPU是否切换
不切换
切换到其它进程
5.3地址映像方法有哪些？
它们各有什么优缺点？
答：
（1）全相联映像。
实现查找的机制复杂，代价高，速度慢。
Cache空间的利用率较高，块冲突概率较低，因而Cache的失效率也低。
（2）直接映像。
实现查找的机制简单，速度快。
Cache空间的利用率较低，块冲突概率较高，因而Cache的失效率也高。
（3）组相联映像。
组相联是直接映像和全相联
的一种折中
5.4降低cache失效率有哪几种方法?
答：
（1）增加Cache块大小
（2）提高相联度
（3）增加Cache的容量
（4）VictimCache
（5）伪相联Cache
（6）硬件预取技术
（7）由编译器控制的预取
（8）编译器优化。
5.5简述减小cache失效开销的几种方法。
答:
（1）让读失效优先于写。
（2）写缓冲合并。
（3）请求字处理技术。
（4）非阻塞Cache或非锁定Cache技术。
⑸采用二级Cache。
5.8组相联Cache的失效率比相同容量直接映像
Cache的失效率低。
由此能否得出结论：
采用组相联映像一定能带来性能上的提高？
为什么？
答：
不一定。
因为组相联命中率的提高是以增加命中时间为代价的，组相联需要增加多路选择开关。
5.10假设对指令Cache的访问站全部访问的75%;而对数据Cache的访问占全部访问的25%。
Cache的命中时间为1个时钟周期，失效开销为50个时钟周期，在混合Cache中一次load或store操作访问Cache的命中时间都要增加一个时钟周期，32KB的指令Cache的失效率为
0.39%，32KB的数据Cache的失效率为4.82%，64KB的混合Cache的失效率为1.35%。
又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。
试问指令Cache和数据
Cache容量均为32KB的分离Cache和64KB的混合Cache相比，哪种Cache的失效率更低？
两种情况下平均访存时间各是多少？
解：
（1）分离Cache的总体失效率:
指令访存失效次数-数据访存失效次数访存总次数
指令访存次数指令访存失效率-数据访存次数数据访存失效率
-访存总次数
二指令访存次数指令访存失效率•数据访存次数数据访存失效率访存总次数访存总次数
=指令访存比例指令访存失效率-数据访存比例数据访存失效率
=75%0.39%25%4.82%=1.4975
而容量为64KB的混合Cache的失效率略低
一些，只有1.35%。
（2）平均访存时间分析
平均访存时间二访存总时间
访存总次数
_指令访存总时间-数据访存总时间访存总次数
_指令访存次数平均指令访存时间-数据访存次数平均数据访存时间
-访存总次数
指令访存次数平均指令访存时间数据访存次数平均数据访存时间访存总次数访存总次数
二指令访存比例平均指令访存时间•数据访存比例平均数据访存时间
所以：
平均访存时间分离=75%X（1+0.39%X
50）+25%X（1+4.82%X50）
=（75%X
1.195）+（25%X3.41）
50）+25%X（1+1+1.35%X50）
=（75%X
1.675）+（25%X2.675）
=1.925
因此，尽管分离Cache的实际失效率比混合Cache的高，但其平均访存时间反而较低。
5.11给定以下的假设，试计算直接映像Cache和2路组相联Cache的平均访问时间以及CPU的性能。
由计算结果能得出什么结论？
（1）理想Cache情况下的CPI为2.0，时钟周期为2ns,平均每条指令访存1.2次。
（2）两者Cache容量均为64KB，块大小都是32B。
（3）组相联映像Cache中的多路选择器使CPU的时钟周期增加了10%。
（4）这两种Cache的失效开销都是80nso
（5）命中时间为1个时钟周期。
（6）64KB直接映像Cache的失效率为1.4%，64KB2路组相联Cache的失效率为1.0%。
解:
（1）平均访问时间=命中时间+失效率X失效开销
平均访问时间i-路=2.0+1.4%>80=3.12ns
平均访问时间2-路=2.0X1+10%）+1.0%XJ0=3.0ns
两路组相联的平均访问时间比较低
（2）CPU时间=（CPU执行周期+存储等待周期）x时钟周期时间
=IC（CPI执行+总失效次数/指令总数x失效开销）x时钟周期
=IC（（CPI执行X时钟周期）+（每条指令的访存次数X失效率X失效开销
X时钟周期））
所以：
CPU时间1路
=IC（2.0X+1.2X.014X0）=5.344IC
CPU时间2路=IC（2.2X2+1.2>0.01X80）
=5.36IC
相对性能比:
直接映象cache的访问速度比两路组相联cache要快1.04倍，而两路组相联
Cache的平均性能比直接映象cache要高1.003倍。
因此这里选择两路组相联。
第七章互连网络
7.1解释下列术语（不要求写在作业本上，但应
作为复习内容）
线路交换分组交换静态网络动态网络互连网络互连函数网络直径结点度网络规模等分宽度对称网络
答：
答案略
7.3设E为交换函数，S为均匀洗牌函数，B为蝶式函数，PM2I为移数函数，函数的自变量是十进制数表示的处理机编号。
现在有32台处理
机，其编号为0，1，2，….，31。
（1）分别计算下列互连函数
E2（12）S（8）B（9）PM2I+3（28）Eo（S（4））
S（Eo（18））
（2）用Eo和S构成均匀洗牌交换网（每步只能使用Eo和S一次）,网络直径是多少？
从5号处理机发送数据到7号处理机，最短路径要经过几步？
请列出经过的处理几号。
（3）采用移数网络构成互连网络，网络直径是多少？
结点度是多少？
与2号处理机距离最远的是几号处理机？
解：
（1）共有32台处理机，因此用Iogz32=5比特表示各处理器编号。
E2（12）十进制=E2（01100）二进制=（01000）二进
制=（8）十进制
S（8）十进制=S（01000）二进制=（10000）二
进制=（16）十进制
B（9）十进制=B（01001）二进制=（11000）二
进制=（24）十进制
PM2I+3（28）=（28+23）mod32=4
E0（S（4））十进制=E°（S（00100））二进制=E0（01000）=（01001）二进制=（9）十进制
S（E°（18））十进制=S（E0（10010））二进制=S
（10011）=（00111）二进制=⑺十进制
（2）2n个结点的均匀洗牌交换网的网络直径是
2n-1,32个结点的均匀洗牌交换网的网络直径为
9。
从5号处理机发送数据到7号处理机，最短路径要经过6步：
ESESES
001010>00100>010000>01001>100100>10011>00111
（3）网络直径是3,节点度是9,与2号处理机距离最远的是13、15、21、23号处理机。
.
第八章多处理机
8.1解释下列术语（不要求写在作业本上，但应作为复习内容）
集中式共享多处理机分布式共享多处理机
通信延迟
计算/通信比
监听协议目录协议
写作废协议写更新协议答：
答案略
8.2—个具有32个处理器的多处理机，对远程存储器访问时间为2000ns。
除了通信以外，假设所有其他访问均命中局部存储器。
当发出一个远程请求时，本处理器挂起。
处理器的时钟周期时间是10ns,假设指令基本的CPI为1.0（设所有访存均命中局部存储器）。
对于下述两种情况：
（1）没有远程访问。
（2）有0.5%的指令需要远程访问。
试问前者比后者快多少？
解：
已知远程访问率p=0.5%，远程访问时间t=2000ns,时钟周期时间T=10ns，则
远程访问开销C=t/T=2000ns/10ns=200个时钟周期
则有0.5%远程访问的机器的实际CPW为：
CPI2=CP11+pXC=1.0+0.5%X200=2.0只有局部访问的机器的基本CPI1=1.0，故
CPI2/CPI1=2.0/1.0=2（倍）
因此，没有远程访问状态下的机器速度是有0.5%远程访问的机器速度的2倍。
升级会员 