89C52单片机.docx

89C52单片机.docx

《89C52单片机.docx》由会员分享，可在线阅读，更多相关《89C52单片机.docx（12页珍藏版）》请在冰豆网上搜索。

89C52单片机

3.2STC89C52系列单片机系统结构特点

STC89C52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器。

使用高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。

片上Flash允许程序存储器在系统可编程，亦适于常规编程器。

在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得STC89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案[2]。

STC89C52具有以下标准功能:

8k字节Flash，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。

另外，STC89C52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。

空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。

掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。

其引脚电路如图3-2所示，STC89C52主要性能有以下几点：

（1）与MCS-51单片机产品兼容

（2）8K字节在系统可编程Flash存储器

（3）1000次擦写周期

（4）全静态操作：

0Hz～33Hz

（5）三级加密程序存储器

（6）32个可编程I/O口线

（7）三个16位定时器/计数器

（8）八个中断源全双工UART串行通道

（9）低功耗空闲和掉电模式

（10）掉电后中断可唤醒

（11）看门狗定时器

（12）双数据指针

（13）掉电标识符 

图3-2STC89C52引脚图

3.2.2  单片机STC89C52的介绍  

为了设计此系统，我们采用了STC89C52单片机作为控制芯片，在前向通道中是一个非电信号的电量采集过程。

它由传感器采集非电信号，从传感器出来经过功率放大过程，使信号放大，再经过模/数转换成为计算机能识别的数字信号，再送入计算机系统的相应端口。

 介绍 8 位STC89C52 CHMOS 工艺单片机被设计用于处理高速计算和快速输入/输出。

MCS51 单片机典型的应用是高速事件控制系统。

商业应用包括调制解调器，电动机控制系统，打印机，影印机，空调控制系统，磁盘驱动器和医疗设备。

汽车工业把MCS51 单片机用于发动机控制系统，悬挂系统和反锁制动系统。

STC89C52 尤其很好适用于得益于它的处理速度和增强型片上外围功能集，诸如：

汽车动力控制，车辆动态悬挂，反锁制动和稳定性控制应用。

由于这些决定性应用，市场需要一种可靠的具有低干扰潜伏响应的费用-效能控制器，服务大量时间和事件驱动的在实时应用需要的集成外围的能力，具有在单一程序包中高出平均处理功率的中央处理器。

拥有操作不可预测的设备的经济和法律风险是很高的。

一旦进入市场，尤其任务决定性应用诸如自动驾驶仪或反锁制动系统，错误将是财力上所禁止的。

重新设计的费用可以高达500K 美元，如果产品族享有同样内核或外围设计缺陷的话，费用会更高。

另外，部件的替代品领域是极其昂贵的，因为设备要用来把模块典型地焊接成一个总体的价值比各个部件高几倍。

为了缓和这些问题，在最坏的环境和电压条件下对这些单片机进行无论在部件级别还是系统级别上的综合测试是必需的。

Intel Chandler 平台工程组提供了各种单片机和处理器的系统验证。

这种系统的验证处理可以被分解为三个主要部分。

系统的类型和应用需求决定了能够在设备上执行的测试类型，如图3-15所示。

图3-15  STC89C52引脚图

 3.2.3  工作方式 

它的工作方式可以分做复位，掉电和低功耗方式等。

 一、复位方式 

当MCS-5l系列单片机的复位引脚RST（全称RESET）出现2个机器周期以上的高电平时，单片机就执行复位操作。

如果RST持续为高电平，单片机就处于循环复位状态。

     根据应用的要求，复位操作通常有两种基本形式：

上电复位和上电或开关复位。

上电复位要求接通电源后，自动实现复位操作。

常用的上电复位电路如图 （3-18a）中左图所示。

图中电容C1和电阻R1对电源十5V来说构成微分电路。

上电后，保持RST一段高电平时间，由于单片机内的等效电阻的作用，不用图中电阻R1，也能达到上电复位的操作功能，如图 （3-19a）中所示。

上电或开关复位要求电源接通后，单片机自动复位，并且在单片机运行期间，用开关操作也能使单片机复位。

常用的上电或开关复位电路如图 （3-19b）所示。

上电后，由于电容C3的充电和反相门的作用，使RST持续一段时间的高电平。

当单片机已在运行当中时，按下复位键K后松开，也能使RST为一段时间的高电平，从而实现上电或开关复位的操作。

根据实际操作的经验，下面给出这两种复位电路的电容、电阻参考值。

  图（3-18a）中：

Cl＝10-30uF，R1＝1kO     图（3-18b）中：

C：

＝1uF，Rl＝lkO，R2＝10kO  二、掉电和低功耗方式 

人们往往在程序运行中系统发生掉电的故障，使RAM和寄存器中的数据内容丢失，使人们丢失珍贵的数据而束手无策，AT89C51有掉电保护，是先把有用的数据保存，再用备用电源进行供电。

3.2.4  数据存储器的掉电保护 

单片机系统内的RAM数据是非常容易丢失的，特别是一些珍贵的科研数据，一旦丢失后果不堪设想，因此掉电保护是必须要做的，一旦电源发生掉电现象，在掉电的瞬间系统能自动保护RAM中的数据和系统的运行状态，当电源恢复正常供电后能恢复到掉电前的工作状态。

3.2.5  系统时钟的设计 

时钟电路是用来产生STC89C52单片机工作时所必须的时钟信号，STC89C52本身就是一个复杂的同步时序电路，为保证工作方式的实现，STC89C52在唯一的时钟信号的控制下严格的按时序执行指令进行工作 ，时钟的频率影响单片机的速度和稳定性。

通常时钟由于两种形式：

内部时钟和外部时钟。

我们系统采用内部时钟方式来为系统提供时钟信号，如图3-16。

STC89C52内部有一个用于构成振荡器的高增益反向放大器，该放大器的输入输出引脚为XTAL1和XTAL2，它们跨接在晶体振荡器和用于微调的电容，便构成了一个自激励振荡器 

电路中的C1、C2的选择在30PF左右，但电容太小会影响振荡的频率、稳定性和快速性。

晶振频率为在1.2MHZ～12MHZ之间，频率越高单片机的速度就越快，但对存储器速度要求就高。

为了提高稳定性我们采用温度稳定性好的NPO电容，采用的晶振频率为12MHZ。

图3-16  系统时钟

3.2.2  单片机AT89C51的介绍  

为了设计此系统，我们采用了AT89C51单片机作为控制芯片，在前向通道中是一个非电信号的电量采集过程。

它由传感器采集非电信号，从传感器出来经过功率放大过程，使信号放大，再经过模/数转换成为计算机能识别的数字信号，再送入计算机系统的相应端口。

 一、介绍 

8 位AT89C51 CHMOS 工艺单片机被设计用于处理高速计算和快速输入/输出。

MCS51 单片机典型的应用是高速事件控制系统。

商业应用包括调制解调器，电动机控制系统，打印机，影印机，空调控制系统，磁盘驱动器和医疗设备。

汽车工业把MCS51 单片机用于发动机控制系统，悬挂系统和反锁制动系统。

AT89C51 尤其很好适用于得益于它的处理速度和增强型片上外围功能集，诸如：

汽车动力控制，车辆动态悬挂，反锁制动和稳定性控制应用。

由于这些决定性应用，市场需要一种可靠的具有低干扰潜伏响应的费用-效能控制器，服务大量时间和事件驱动的在实时应用需要的集成外围的能力，具有在单一程序包中高出平均处理功率的中央处理器。

拥有操作不可预测的设备的经济和法律风险是很高的。

一旦进入市场，尤其任务决定性应用诸如自动驾驶仪或反锁制动系统，错误将是财力上所禁止的。

重新设计的费用可以高达500K 美元，如果产品族享有同样内核或外围设计缺陷的话，费用会更高。

另外，部件的替代品领域是极其昂贵的，因为设备要用来把模块典型地焊接成一个总体的价值比各个部件高几倍。

为了缓和这些问题，在最坏的环境和电压条件下对这些单片机进行无论在部件级别还是系统级别上的综合测试是必需的。

Intel Chandler 平台工程组提供了各种单片机和处理器的系统验证。

这种系统的验证处理可以被分解为三个主要部分。

系统的类型和应用需求决定了能够在设备上执行的测试类型。

 二、AT89C51提供以下标准功能：

4k 字节FLASH 闪速存储器，128 字节内部RAM，32 个I/O 口线，2 个16 位定时/计数器，一个5 向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。

同时，AT89C51 降至0Hz 的静态逻辑操作，并支持两种可选的节电工作模式。

空闲方式体制CPU 的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。

掉电方式保存RAM 中的内容，但振荡器体制工作并禁止其他所有不见工作直到下一个硬件复位，如图3-15。

图3-15  AT89C51 方框图

 引脚功能说明（如图3-16）  ·

Vcc：

电源电压 ·

GND：

地 

·P0 口：

P0 口是一组8 位漏极开路型双向I/O 口，也即地址/数据总线复用。

作为输出口用时，每位能吸收电流的方式驱动8 个TTL 逻辑门电路，对端口写“1”可作为高阻抗输入端用。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。

在Flash 编程时，P0 口接受指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

图3-16  AT89C51引脚图

·P1 口：

P1 是一个带内部上拉电阻的8 位双向I/O 口，P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

Flash 编程和程序校验期间，P1 接受低8 位地址。

·P2 口：

P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

在访问外部程序存储器或16 位四肢的外部数据存储器（例如执行MOVX @DPTR指令）时，P2 口送出高8 位地址数据，在访问8 位地址的外部数据存储器（例如执行MOVX @ RI 指令）时，P2 口线上的内容（也即特殊功能寄存器（SFR）区中R2 寄存器的内容），在整个访问期间不改变。

Flash 编程和程序校验时，P2 也接收高位地址和其他控制信号。

·P3 口：

P3 是一个带有内部上拉电阻的8 位双向I/O 口，P3 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。

对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。

作为输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。

P3 口还接收一些用于Flash 闪速

存储器编程和程序校验的控制信号。

·RST：

复位输入。

当振荡器工作时，RST 引脚出现两个机器周期以上高电平将使单片机复位。

·ALE/PROG：

当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。

即使不访问外部存储器，ALE 仍以时钟振荡频率的1/6 输出固定的正脉冲信号，因此它可对外输出时钟或用于定时目的。

要注意的是，每当访问外部数据存储器时将跳过一个ALE 脉冲。

对Flash 存储器编程期间，该引脚还用于输入编程脉冲（PROG）。

如有必要，可通过对特殊功能寄存器（SF