简易公用电话计时器.docx
《简易公用电话计时器.docx》由会员分享，可在线阅读，更多相关《简易公用电话计时器.docx（11页珍藏版）》请在冰豆网上搜索。
简易公用电话计时器
电子课程设计
——带有偶校验的数据发送器
学院：
电子信息工程学院
专业：
电气091503
姓名：
李云
学号：
200915010308
指导教师：
任青莲
2011年12月20日
一、设计任务与要求…………………………………………2
…………………………………………………………………
二．总体框图…………………………………………………2
…………………………………………………………………
三、选择器件…………………………………………………2
…………………………………………………………………
四、功能模块…………………………………………………8
…………………………………………………………………
五、总体设计电路图…………………………………………10
…………………………………………………………………
带有偶校验的数据发送器
一、设计任务与要求
1、设计一个带有偶检验位的数据发送器。
2、此电路具有四个输入端，输入为一组并行的四位二进制码，输出是一组串行（低位先行）的四位二进制码。
其中串行输出的码组的最后一位（即最高为）为偶校验位（由据发送器输出时加入）前四位依次为数据位。
3、当输入的四位二进制码中有奇数个一时，使其偶校验位为1，否则为0。
二、总体框图
图1总体框图
1、脉冲震荡电路：
用脉冲发生装置发出本设计所需的脉冲信号。
2、检验器：
用奇偶检验器来检测输出数据中高电平的个数。
3、数据发送装置：
给电路发送所需数据
4、寄存器输出装置：
把输入的数据寄存到寄存器中，并把数据一一输出
三、选择器件
1、74LS280（需要一片）
逻辑符号
逻辑框图
内部原理图
逻辑功能表：
输入信号中1的个数
输出
E
0、2、4、6、8
1
0
1、3、5、7、9
0
1
逻辑功能如下：
校验检查：
当芯片作为偶校验检查器时，若是输入为偶数个1，引脚将输出1，当奇数个1时，引脚输出0;当芯片作为奇校验检查器时，若输入为奇数个1时，引脚输出1，否则，引脚输出0.本设计用O引脚
2、并入串出移位寄存器74LS165（需要一片）
逻辑符号
逻辑框图
内部原理图
输入
内部输出
输出
说明
ＣＬＫ
ＣＬＫＩＮＨ
ＳＨ/ＬＤ
SER
A—H
QA
QB
QH
X
X
0
X
a-h
a
b
h
预置
0
0
1
X
X
QA0
QB0
QH0
保持
上升沿
0
1
1
X
1
QAn
QGN
移入1
上升沿
0
1
0
X
0
QAn
QGN
移入0
X
1
1
X
X
QA0
QB0
QH0
保持
逻辑功能描述如下：
165移位和预置共用一根导线，当SH/LD＝１时，寄存器工作在移位状态，当SH/SL=0时，寄存器工作在并行状态。
当CLKINH=1时，寄存器工作在保持状态。
首先使时钟禁止信号CLKINH=1，再在数据端输入数据H-A，移位/置数信号SH/LD=0时，数据端数据置入寄存器。
随后CLKINH=0，在时钟上升沿的作用下，寄存器的数据开始右移，8个脉冲后，置入寄存器的数据从串行输出端QH全部移出。
3、555定时器（1个）
逻辑符号
逻辑框图
清零端
TH
低触发端
Q
放电管T
功能
0
Ｘ
Ｘ
０
导通
直接清零
1
０
１
Ｘ
保持上一状态
保持上一状态
1
１
０
Ｘ
保持上一状态
保持上一状态
１
０
０
１
置１
１
１
１
０
导通截止
清０
逻辑功能：
555定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS触发器和放电管的状态。
在电源与地之间加上电压，当5脚悬空时，则电压比较器C1的同相输入端的电压为2VCC/3，C2的反相输入端的电压为VCC/3。
若触发输入端TR的电压小于VCC/3，则比较器C2的输出为0，可使RS触发器置1，使输出端OUT=1。
如果阈值输入端TH的电压大于2VCC/3，同时TR端的电压大于VCC/3，则C1的输出为0，C2的输出为1，可将RS触发器置0，使输出为0电平。
４、电阻电容若干个
５、直流稳压电源（本实验需要６）
采用5V的直流稳压电源。
６、数字电子技术试验箱
用于搭接硬件，从而验证试验结果
四、功能模块
１、脉冲发生装置
电路原理图 输出波形图
由555定时器构成的多谐振荡器及其工作波形如图所示。
接通电源后，电容C被放电，
上升，当
上升到
时，触发器被复位，同时放电BJTT导通，此时
为低电平，电容C通过
和T放电，使
下降。
当
下降到
时，触发器又被置位，
翻转为高电平。
当C放电结束时，T截至，
将通过
向电容器C充电，
由
上升到
当
上升到
时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波
２、信号偶检验电路：
信号由直流电源直接并行输入，但设计只需４个电平，所以Ｅ－Ｉ管脚接地。
当开关打开时输入高电平，反之输入低电平。
５管脚作为输出端，当有偶个１时输出为０，奇数个１时，输出为１.
３、串行输出检测电路：
该电路也有直流信号源直接输入，当Ｊ５开关接低电平实现并行置数，灯显示Ｈ端口的电平，当Ｊ５开关接高电平时由低到高串行输出置入的数。
（ＣＬＫ接时钟信号）
五、总体设计电路图
如图：
时钟信号接１６５的ＣＬＫ端促使置入的数从输出端输出，奇偶检验器的４输入端与寄存器的前４位并接，后４位和SER端接奇偶检验器的输出端。
运行原理：
控制开关1、2、3、4输入需要的数，5开关打到低电平，这样就把4位并行的数输入到奇偶检验器中，4个数连同检验器的输出端输出的数一并输入到寄存器中，此时灯泡显示是低位的电平。
把K5打到高电位，寄存器在脉冲的作用下，通过输出端从低到高输出置入的数，最终显示的是检验其输出的数。
升级会员 