MOSCMOS集成电路.docx

MOSCMOS集成电路.docx

《MOSCMOS集成电路.docx》由会员分享，可在线阅读，更多相关《MOSCMOS集成电路.docx（9页珍藏版）》请在冰豆网上搜索。

MOSCMOS集成电路

MOS集成电路特点：

制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。

MOS集成电路包括:

NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。

PMOS门电路与NMOS电路的原理完全相同，只是电源极性相反而已。

数字电路中MOS集成电路所使用的MOS管均为增强型管子，负载常用MOS管作为有源负载，这样不仅节省了硅片面积，而且简化了工艺利于大规模集成。

常用的符号如图1所示。

一.CMOS集成电路的性能及特点

1）功耗低

CMOS集成电路采用场效应管，且都是互补结构，工作时两个串联的场效应管总是处于一个管导通，另一个管截止的状态，电路静态功耗理论上为零。

实际上，由于存在漏电流，CMOS电路尚有微量静态功耗。

单个门电路的功耗典型值仅为20mW，动态功耗（在1MHz工作频率时）也仅为几mW。

（2）工作电压范围宽

CMOS集成电路供电简单，供电电源体积小，基本上不需稳压。

国产CC4000系列的集成电路，可在3~18V电压下正常工作。

（3）逻辑摆幅大

CMOS集成电路的逻辑高电平“1”、逻辑低电平“0”分别接近于电源高电位VDD及电影低电位VSS。

当VDD=15V，VSS=0V时，输出逻辑摆幅近似15V。

因此，CMOS集成电路的电压利用系数在各类集成电路中指标是较高的。

（4）抗干扰能力强

CMOS集成电路的电压噪声容限的典型值为电源电压的45%，保证值为电源电压的30%。

随着电源电压的增加，噪声容限电压的绝对值将成比例增加。

对于VDD=15V的供电电压（当VSS=0V时），电路将有7V左右的噪声容限。

（5）输入阻抗高

CMOS集成电路的输入端一般都是由保护二极管和串联电阻构成的保护网络，故比一般场效应管的输入电阻稍小，但在正常工作电压范围内，这些保护二极管均处于反向偏置状态，直流输入阻抗取决于这些二极管的泄露电流，通常情况下，等效输入阻抗高达103~1011Ω，因此CMOS集成电路几乎不消耗驱动电路的功率。

（6）温度稳定性能好

由于CMOS集成电路的功耗很低，内部发热量少，而且，CMOS电路线路结构和电气参数都具有对称性，在温度环境发生变化时，某些参数能起到自动补偿作用，因而CMOS集成电路的温度特性非常好。

一般陶瓷金属封装的电路，工作温度为-55~+125℃；塑料封装的电路工作温度范围为-45~+85℃。

（7）扇出能力强

扇出能力是用电路输出端所能带动的输入端数来表示的。

由于CMOS集成电路的输入阻抗极高，因此电路的输出能力受输入电容的限制，但是，当CMOS集成电路用来驱动同类型，如不考虑速度，一般可以驱动50个以上的输入端。

（8）抗辐射能力强

CMOS集成电路中的基本器件是MOS晶体管，属于多数载流子导电器件。

各种射线、辐射对其导电性能的影响都有限，因而特别适用于制作航天及核实验设备。

（9）可控性好

CMOS集成电路输出波形的上升和下降时间可以控制，其输出的上升和下降时间的典型值为电路传输延迟时间的125%~140%。

（10）接口方便

因为CMOS集成电路的输入阻抗高和输出摆幅大，所以易于被其他电路所驱动，也容易驱动其他类型的电路或器件。

二.CMOS集成电路的工作原理

以CMOS集成电路中的一个最基本电路——反相器（其他复杂的CMOS集成电路大多是由反相器单元组合而成）为例，分析CMOS集成电路的工作过程。

利用一个P沟道MOS管和一个N沟道MOS管互补连接就构成了一个最基本的反相器单元电路如附图所示。

图2中VDD为正电源端，VSS为负电源端。

电路设计采用正逻辑方法，即逻辑“1”为高电平，逻辑“0”为低电平。

图2中，当输入电压VI为低电平“0”（VSS）时，N沟道MOS管的栅-源电压VGSN=0V（源极和衬底一起接VSS），由于是增强型管，所以管子截止，而P沟道MOS管的栅-源电压VGSN=VSS—VDD。

若|VSS—VDD|>|VTP|（MOS管开启电压），则P沟道MOS管导通，所以输出电压V0为高电平“1”（VDD），实现了输入和输出的反相功能。

当输入电压VI为底电平“1”（VDD）时，VGSN=（VDD—VSS）。

若（VDD—VSS）>VGSN，则N沟道MOS管导通，此时VGSN=0V，P沟道MOS管截止，所以输出电压V0为低电平“0”（VSS），与VI互为反相关系。

由上述分析可知，当输入信号为“0”或“1”的稳定状态时，电路中的两个MOS管总有一个处于截止状态，使得VDD和VSS之间无低阻抗直流通路，因此静态功耗极小。

这便是CMOS集成电路最主要的特点。

三.制作CMOS集成电路需要注意的问题

集成电路按晶体管的性质分为ＴＴＬ和ＣＭＯＳ两大类，ＴＴＬ以速度见长，ＣＭＯＳ以功耗低而著称，其中ＣＭＯＳ电路以其优良的特性成为目前应用最广泛的集成电路。

在电子制作中使用ＣＭＯＳ集成电路时，除了认真阅读产品说明或有关资料，了解其引脚分布及极限参数外，还应注意以下几个问题：

（1）电源问题

1）ＣＭＯＳ集成电路的工作电压一般在３－１８Ｖ，但当应用电路中有门电路的模拟应用（如脉冲振荡、线性放大）时，最低电压则不应低于４．５Ｖ。

由于ＣＭＯＳ集成电路工作电压宽，故使用不稳压的电源电路ＣＭＯＳ集成电路也可以正常工作，但是工作在不同电源电压的器件，其输出阻抗、工作速度和功耗是不相同的，在使用中一定要注意。

2）ＣＭＯＳ集成电路的电源电压必须在规定范围内，不能超压，也不能反接。

因为在制造过程中，自然形成许多寄生二极管，为反相器电路，在正常电压下，这些二极管皆处于反偏，对逻辑功能无影响，但是由于这些寄生二极管的存在，一旦电源电压过高或电压极性接反，就会使电路产生损坏。

（2）驱动能力问题

ＣＭＯＳ电路的驱动能力的提高，除选用驱动能力较强的缓冲器来完成之外，还可将同一个芯片几个同类电路并联起来提高，这时驱动能力提高到Ｎ倍（Ｎ为并联门的数量）。

（3）输入端的问题

1）多余输入端的处理。

ＣＭＯＳ电路的输入端不允许悬空，因为悬空会使电位不定，破坏正常的逻辑关系。

另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。

所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。

若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

2）输入端接长导线时的保护。

在应用中有时输入端需要接长的导线，而长输入线必然有较大的分布电容和分布电感，易形成ＬＣ振荡，特别当输入端一旦发生负电压，极易破坏ＣＭＯＳ中的保护二极管。

其保护办法为在输入端处接一个电阻，Ｒ＝ＶＤＤ／１ｍＡ。

3）输入端的静电防护。

虽然各种ＣＭＯＳ输入端有抗静电的保护措施，但仍需小心对待，在存储和运输中最好用金属容器或者导电材料包装，不要放在易产生静电高压的化工材料或化纤织物中。

组装、调试时，工具、仪表、工作台等均应良好接地。

要防止操作人员的静电干扰造成的损坏，如不宜穿尼龙、化纤衣服，手或工具在接触集成块前最好先接一下地。

对器件引线矫直弯曲或人工焊接时，使用的设备必须良好接地。

4）输入信号的上升和下降时间不易过长，否则一方面容易造成虚假触发而导致器件失去正常功能，另一方面还会造成大的损耗。

对于７４ＨＣ系列限于０．５ｕｓ以内。

若不满足此要求，需用施密特触发器件进行输入整形.

5）ＣＭＯＳ电路具有很高的输入阻抗，致使器件易受外界干扰、冲击和静电击穿，所以为了保护ＣＭＯＳ管的氧化层不被击穿，一般在其内部输入端接有二极管保护电路。

其中Ｒ约为１．５－２．５ＫΩ。

输入保护网络的引入使器件的输入阻抗有一定下降，但仍在１０８Ω以上。

这样也给电路的应用带来了一些限制：

①输入电路的过流保护。

ＣＭＯＳ电路输入端的保护二极管，其导通时电流容限一般为１ｍＡ在可能出现过大瞬态输入电流（超过１０ｍＡ）时，应串接输入保护电阻。

例如，当输入端接的信号，其内阻很小、或引线很长、或输入电容较大时，在接通和关断电源时，就容易产生较大的瞬态输入电流，这时必须接输入保护电阻，若ＶＤＤ＝１０Ｖ，则取限流电阻为１０ＫΩ即可。

②输入信号必须在ＶＤＤ到ＶＳＳ之间，以防二极管因正向偏置电流过大而烧坏。

因此在工作或测试时，必须按照先接通电源后加入信号，先撤除信号后关电源的顺序进行操作。

在安装，改变连接，拔插时，必须切断电源，以防元件受到极大的感应或冲击而损坏。

③由于保护电路吸收的瞬间能量有限，太大的瞬间信号和过高的静电电压将使保护电路失去作用。

所以焊接时电烙铁必须可靠接地，以防漏电击穿器件输入端，一般使用时，可断电后利用电烙铁的余热进行焊接，并先焊其接地管脚。

④要防止用大电阻串入ＶＤＤ或ＶＳＳ端，以免在电路开关期间由于电阻上的压降引起保护二极管瞬时导通而损坏器件。

（4）ＣＭＯＳ的接口电路问题

1）ＣＭＯＳ电路与运放连接。

当和运放连接时，若运放采用双电源，ＣＭＯＳ采用的是独立的另一组电源，即采用如图６所示电路，电路中，ＶＤ１、ＶＤ２为钳位保护二极管，使ＣＭＯＳ输入电压处在１０Ｖ与地之间。

１５ＫΩ的电阻既作为ＣＭＯＳ的限流电阻，又对二极管进行限流保护。

若运放使用单电源，且与ＣＭＯＳ使用的电源一样，则可直接相连。

2）ＣＭＯＳ与ＴＴＬ等其它电路的连接。

在电路中常遇到ＴＴＬ电路和ＣＭＯＳ电路混合使用的情况，由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同，因此他们之间的连接必须通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输入电平的要求，并不得对器件造成损坏。

逻辑器件的接口电路主要应注意电平匹配和输出能力两个问题，并与器件的电源电压结合起来考虑。

下面分两种情况来说明：

①ＴＴＬ到ＣＭＯＳ的连接。

用ＴＴＬ电路去驱动ＣＭＯＳ电路时，由于ＣＭＯＳ电路是电压驱动器件，所需电流小，因此电流驱动能力不会有问题，主要是电压驱动能力问题，ＴＴＬ电路输出高电平的最小值为２．４Ｖ，而ＣＭＯＳ电路的输入高电平一般高于３．５Ｖ，这就使二者的逻辑电平不能兼容。

为此可采用图７所示电路，在ＴＴＬ的输出端与电源之间接一个电阻Ｒ（上拉电阻）可将ＴＴＬ的电平提高到３．５Ｖ以上。

若采用的是ＯＣ门驱动，则可采用如图８所示电路。

其中Ｒ为其外接电阻。

Ｒ的取值一般在１－４．７ＫΩ。

②ＣＭＯＳ到ＴＴＬ的连接。

ＣＭＯＳ电路输出逻辑电平与ＴＴＬ电路的输入电平可以兼容，但ＣＭＯＳ电路的驱动电流较小，不能够直接驱动ＴＴＬ电路。

为此可采用ＣＭＯＳ／ＴＴＬ专用接口电路，如ＣＭＯＳ缓冲器ＣＣ４０４９等，经缓冲器之后的高电平输出电流能满足ＴＴＬ电路的要求，低电平输出电流可达４ｍＡ。

实现ＣＭＯＳ电路与ＴＴＬ电路的连接，如图９所示。

需说明的时，ＣＭＯＳ与ＴＴＬ电路的接口电路形式多种多样，实用中应根据具体情况进行选择。

（5）输出端的保护问题

1）ＭＯＳ器件输出端既不允许和电源短接，也不允许和地短接，否则输出级的ＭＯＳ管就会因过流而损坏。

2）在ＣＭＯＳ电路中除了三端输出器件外，不允许两个器件输出端并接，因为不同的器件参数不一致，有可能导致ＮＭＯＳ和ＰＭＯＳ器件同时导通，形成大电流。

但为了增加电路的驱动能力，允许把同一芯片上的同类电路并联使用。

3）当ＣＭＯＳ电路输出端有较大的容性负载时，流过输出管的冲击电流较大，易造成电路失效。

为此，必须在输出端与负载电容间串联一限流电阻，将瞬态冲击电流限制在１０ｍＡ以下。

四．CMOS集成电路输入和输出端使用规则

（1）输入端的保护方法。

在CMOS集成电路的使用中，要求输入信号幅度不能超过VDD—VSS。

输入信号电流绝对值应小于10mA。

如果输入端接有较大的电容C时，应加保护电阻R，如图3所示。

R的阻值约为几十欧姆至几十千欧姆。

（2）多余输入端的处置。

CMOS集成电路多余输入端的处置比较简单，下面以或门及与门为例进行说明。

如图4所示，或门（或非门）的多余输入端应接至VSS端；与门（与非门）的多余输入端应接至VDD端。

当电源稳定性差或外界干扰较大时，多余输入端一般不直接与电源（地）相连，而是通过一个电阻再与电源（地）相连，如图5所示，R的阻值约为几百千欧姆。

另外，采用输入端并联的方法来处理多余的输入端也是可行的。

但这种方法只能在电路工作速度不高，功耗不大的情况下使用。

五．CMOS集成电路的接口电路

在CMOS集成电路的应用过程中，不可避免地要遇到不同类别的器件间相互连接问题。

当各器件的逻辑电平互不一致，不能正确接受和传递信息时，要使用接口电路。

1）CMOS-TTL集成电路的接口

由于TTL的低电平输入电流1.6mA，而CMOS的低电平输出电流只有1.5mA，因而一般都得加一个接口电路。

这里介绍一种采用单电源的接口电路。

在图6中，门II起接口电路的作用，是CMOS集成电路缓冲/电平变换器，起缓冲驱动或逻辑电平变换的作用，具有较强的吸收电流的能力，可直接驱动TTL集成电路，因而连接简便。

但是，使用时需要注意相位问题。

电路中CC4049是六反相缓冲/变换器，而CC4050是六同相缓冲/变换器。

2）CMOS-HTL集成电路的接口

HTL集成电路是标准的工业集成电路，具有较高的抗干扰性能。

由于CMOS集成电路的工作电压很宽，因而可与HTL集成电路共用+15V电源。

此时，两者之间的VOH、VOL及IIH、IIL均互相满足，不必另设接口电路，直接相连即可，连接电路见图7。

3）CMOS-ECL集成电路的接口

ECL集成电路是一种非饱和型的数字逻辑电路。

其工作速度居所有逻辑电路之首。

ECL采用负电源供电。

CMOS集成电路驱动ECL集成电路可使用单电源工作，如图8所示。

ECL集成电路加-5.2V工作电压，CMOS的VDD接地，VSS接至-5.2V。

以ECL集成电路CE10102为例，（CE10102内部包括4个2输入或非门），流入ECL的输入高电平电流IIH为265uA，输入高电平电压VIH为-1.105V,在单电源下CMOS电路可以满足ECL集成电路的输入需要。

六．正确使用CMOS、NMOS器件需遵守的准则

所有MOS集成电路（包括P沟道MOS，N沟道MOS，互补MOS—CMOS集成电路）都有一层绝缘栅，以防止电压击穿。

一般器件的绝缘栅氧化层的厚度大约是25nm、50nm、80nm三种。

在集成电路高阻抗栅前面还有电阻——二极管网络进行保护，虽然如此，器件内的保护网络还不足以免除对器件的静电损害（ESD），实验指出，在高电压放电时器件会失效，器件也可能为多次较低电压放电的累积而失效。

按损伤的严重程度静电损害有多种形式，最严重的也是最容易发生的是输入端或输出端的完全破坏以至于与电源端VDD、GND短路或开路，器件完全丧失了原有的功能。

稍次一等严重的损害是出现断续的失效或者是性能的退化，那就更难察觉。

还有一些静电损害会使泄漏电流增加导致器件性能变坏。

由于不可避免的短时间操作引起的高静电电压放电现像，例如人在打腊地板上走动时会引起高达4KV～15KV的静电高压，此高压与环境湿度和表面的条件有关，因而在使用CMOS、NMOS器件时必须遵守下列预防准则：

（1）不要超过手册上所列出的极限工作条件的限制。

（2）器件上所有空闲的输入端必须接VDD或VSS，并且要接触良好。

（3）所有低阻抗设备（例如脉冲信号发生器等）在接到CMOS或NMOS集成电路输入端以前必然让器件先接通电源，同样设备与器件断开后器件才能断开电源。

（4）包含有CMOS和NMOS集成电路的印刷电路板仅仅是一个器件的延伸，同样需要遵守操作准则。

从印刷电路板边缘的接插件直接联线到器件也能引起器件损伤，必须避免一般的塑料包装，印刷电路板接插件上的CMOS或NMOS集成电路的地址输入端或输出端应当串联一个电阻，由于这些串联电阻和输入电容的时间常数增加了延迟时间。

这个电阻将会限制由于印刷电路板移动或与易产生静电的材料接触所产生的静电高压损伤。

（5）所有CMOS和NMOS集成电路的储存和运输过程必须采用抗静电材料做成的容器，而不能按常规将器件插入塑料或放在普通塑料的托盘内，直到准备使用时才能从抗静电材料容器中取出来。

（6）所有CMOS和NMOS集成电路应当放置在接地良好的工作台上，鉴于工作人员也能对工作台产出静电放电，所以工作人员在操作器件之前自身必须先接地，为此建议工作人员要用牢固的导电带将手腕或肘部与工作台表面连接良好。

（7）尼龙或其它易产生静电的材料不允许与CMOS和NMOS集成电路接触。

（8）在自动化操作过程中，由于器件的运动，传送带的运动和印刷电路板的运动可能会产生很高的静电压，因此要在车间内使用电离空气鼓风机和增湿机使室内相对湿度在35%以上，凡是能和集成电路接触的设备的顶盖、底部、侧面部分均要采用接地的金属或其它导电材料。

（9）冷冻室要用二氧化碳制冷，并且要放置隔板，而器件必须放在导电材料的容器内。

（10）需要扳直外引线和用手工焊接时，要采用手腕接地的措施，焊料罐也要接地。

（11）波峰焊时要采用下面措施：

a、波峰焊机的焊料罐和传送带系统必须接真地。

b、工作台采用导电的顶盖遮盖，要接真地。

c、工作人员必须按照预防准则执行。

d、完成的工件要放到抗静电容器中，优先送到下一道工序去。

（12）清洗印刷电路板要采用下列措施：

a、蒸气去油剂和篮筐必须接真地，工作人员同样要接地。

b、不准使用刷子和喷雾器清洗印数电路板。

c、从清洗篮中拿出来的工件要立即放入蒸汽去油剂中。

d、只有在工件接地良好或在工件上采用静电消除器后才允许使用高速空气和溶剂。

（13）必须有生产线监督者的允许才能使用静电监测仪。

（14）在通电状态时不准插入或拔出集成电路，绝对应当按下列程序操作：

a、插上集成电路或印刷电路板后才通电。

b、断电后才能拔出集成电路或印刷电路板。

（15）告诫使用MOS集成电路的人员，决不能让操作人员直接与电气地相连，为了安全的原因，操作人员与地气之间的电阻至少应有100K。

（16）操作人员使用棉织品手套而不要用尼龙手套或橡胶手套。

（17）在工作区，禁止使用地毯。

（18）除非绝对必要外，都不准工作人员触摸CMOS或NMOS器件的引线端子。