VLSI版图设计报告要点.docx

资源描述

VLSI版图设计报告要点.docx

《VLSI版图设计报告要点.docx》由会员分享，可在线阅读，更多相关《VLSI版图设计报告要点.docx（20页珍藏版）》请在冰豆网上搜索。

VLSI版图设计报告要点.docx

VLSI版图设计报告要点

北京工业大学

VLSI版图设计-1

设计报告

姓名：

学号：

2014年4月

1绪论

随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。

而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。

在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。

1.1集成电路的前世今生

1.1.1集成电路出现

集成电路（英语：

integratedcircuit,IC）、或称微电路（microcircuit）、微芯片（microchip）、芯片（chip）在电子学中是一种把电路（主要包括半导体设备，也包括被动组件等）小型化的方式，并通常制造在半导体晶圆表面上。

二十世纪中期前，在爱迪生效应的启发下，一些科学家发明了真空二极管、三极管，接着真空管得到了一些实际的应用，但是由于其体积巨大，不利于大规模电路的应用，而随着时代的发展，大规模电路的出现成为了必然，于是人们寻找另一种体积小又与电子管功能一样的器件。

1947年，约翰·巴丁、沃尔特·布喇顿和威廉·肖克利终于发明了晶体管，其中巴丁、布喇顿主要发明半导体三极管；肖克利则是发明PN二极管。

晶体管被认为是现代历史中最伟大的发明之一，在重要性方面可以与印刷术，汽车和电话等发明相提并论。

晶体管在当今社会的重要性主要是因为晶体管可以使用高度自动化的过程进行大规模生产的能力，因而可以不可思议地达到极低的单位成本。

晶体管发明并大量生产之后，其得到了大量的应用，从而取代了体积庞大的真空管在电路中的功能和角色。

与真空管相比，晶体管的体积明显缩小，而且速度也和快，功耗也比较低。

因为晶体管的低成本和后来的电子计算机，数字化信息的浪潮来到了。

由于晶体管体积较小，一些科学家想到了将其集成在一个电路上或者一块硅片上的思想。

随着20世纪中后期半导体制造技术进步，1958年杰克•基尔比发明了第一个集成电路。

其中包括一个双极性晶体管，三个电阻和一个电容器，相较于现今科技的尺寸来讲，体积相当庞大。

虽然如此，但是它的出现也是具有重要的意义的。

1.1.2集成电路的现状

从杰克·基尔比发明了第一个集成电路到如今，集成电路的发展在摩尔定理的引导下已经发展到了一个新的高度，电子电路的设计越来越趋向于小型化和高速化，越来越多的应用已经由复杂的模拟电路转化为简单的数字逻辑集成电路。

根据一个芯片上集成的微电子器件的数量，集成电路可以分为以下几类：

小规模集成电路（SSI英文全名为SmallScaleIntegration,逻辑门10个以下或晶体管100个以下）、中规模集成电路（MSI英文全名为MediumScaleIntegration,逻辑门11~100个或晶体管101~1k个）、大规模集成电路（LSI英文全名为LargeScaleIntegration,逻辑门101~1k个或晶体管1,001~10k个）、超大规模集成电路（VLSI英文全名为Verylargescaleintegration,逻辑门1,001~10k个或晶体管10,001~100k个）、甚大规模集成电路（ULSI英文全名为UltraLargeScaleIntegration,逻辑门10,001~1M个或晶体管100,001~10M个）。

而根据处理信号的不同，可以分为模拟集成电路、数字集成电路、和兼具模拟与数字的混合信号集成电路。

仅仅在其开发后半个世纪，集成电路变得无处不在，电脑，手机和其他数字电器成为现代社会结构不可缺少的一部分。

这是因为，现代计算，交流，制造和交通系统，包括互联网，全都依赖于集成电路的存在。

甚至很多学者认为有集成电路带来的数字革命是人类历史中最重要的事件。

IC的成熟将会带来科技的大跃进，不论是在设计的技术上，或是半导体的制程突破，两者都是息息相关。

最先进的集成电路是微处理器或多核处理器的核心，可以控制电脑到手机到数字微波炉的一切。

存储器和特定应用集虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个集成电路的成本最小化。

集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。

成电路是其他集成电路家族的例子，对于现代信息社会非常重要。

“集成电路中的晶体管数量，每1.5年增加一倍。

”从戈登·摩尔提出这个定理之后，集成电路基本上按照这个趋势进行，但是随着集成度的提高，集成电路的发展必定会遇到瓶颈。

目前集成电路发展道路上存在的一些亟待攻克的问题：

器件物理极限问题，光刻工艺问题，互连线限制问题等。

图11处理器－存储器性能鸿沟

1.2电子线路版图设计

1.2.1CAD发展现状

计算机辅助设计（英语：

ComputerAidedDesign,CAD）是指运用计算机软件制作并模拟实物设计，展现新开发商品的外型、结构、色彩、质感等特色的过程。

随着技术的不断发展计算机辅助设计应该不仅仅适用于工业，还被广泛运用于平面印刷出版等诸多领域。

它同时涉及到软件和专用的硬件。

通常由CAD创建的建筑和工程项目的范围很广，包括建筑设计制图，机械制图，电路图，和其他各种形式的设计交流方式。

现在，它们都成为计算机辅助设计更广泛的定义的一部分。

CAD最早的应用是在汽车制造、航空航天以及电子工业的大公司中。

随着计算机变得更便宜，应用范围也逐渐变广。

现今，CAD已经不仅仅用于绘图和显示，它开始进入设计者的专业知识中更“智能”的部分。

随着计算机科技的日益发展，性能的提升和更便宜的价格，许多公司已采用立体的绘图设计。

以往，碍于计算机性能的限制，绘图软件只能停留在平面设计，欠了真实感。

而立体绘图则冲破了这限制，令设计蓝图更实体化。

1.2.2EDA工具Zeni简介

ZeniVERI由华大九天公司研发，运行在Linux操作系统下，的一个功能完整的IC版图验证工具。

它包括设计规则检查（DRC）、电学规则检查（ERC）、原理图网表和版图网表比较（LVS）、图形化LVS调试工具（LDX）。

ZeniVERI可将报错结果返标于ZeniPDT和ZeniSE中，使验证工作更加简单直观，大大缩短了对电路错误定位和修改的时间

1.2.3EDA工具Aether简介

Aether是由华大九天公司研发的一个完整的数模混合信号IC设计平台，包含设计数据库管理（DesignManager）、工艺管理（TechnologyManager）、原理图编辑器（SchematicEditor）、混合信号设计仿真环境（MDE）、版图编辑器（LayoutEditor）、原理图驱动版图（SDL）和混合信号布线器（MSR）等模块；无缝集成了华大九天SPICE仿真工具Aeolus-AS、数模混合信号仿真工具Aeolus-MS，混合信号波形查看工具iWave，物理验证工具Argus和寄生参数提取工具RCExplorer，同时可以集成其它主流的第三方工具，使整个设计流程更加平滑、高效。

1.2.4集成电路设计流程

集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：

芯片硬件设计和软件协同设计。

芯片硬件设计包括：

功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-LevelNetlistVerification），布局和布线。

模拟集成电路设计的一般过程：

电路设计，依据电路功能完成电路的设计；.前仿真，电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真；版图设计（Layout），依据所设计的电路画版图；后仿真，对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图；后续处理，将版图文件生成GDSII文件交予Foundry流片。

2电路设计

运算放大器算一个小型的小路，对我们初学者来说难度不是很大，但是在实际操作中，还是遇到了很多问题，比如衬底没有接电压或者地，还有连线浮动。

在版图设计中，我遇到了同种金属间距不够的问题，还有M1金属面积问题。

经过在运放这个实验的锻炼中，我渐渐积累了一些经验，然后在D触发器的实验中，通过分模块的方法，分别设计各个模块的版图，最后拼接到一起，在这个过程中我也得到了很多的锻炼，本章我将介绍运算放大器电路的工作原理，电路设计及仿真；D触发器电路的单元模块电路组成及相应电路的设计与仿真。

2.1运算放大器

2.1.1工作原理

运算放大器（英语：

OperationalAmplifier，简称OP、OPA、OPAMP、运放）是一种直流耦合，差模（差动模式）输入、通常为单端输出（Differential-in,single-endedoutput）的高增益（gain）电压放大器，因为刚开始主要用于加法，减法等模拟运算电路中，因而得名。

运算放大器所接的电源可以是单电源的，也可以是双电源的，如图3-1所示。

运算放大器有一些非常有意思的特性，灵活应用这些特性可以获得很多独特的用途，总的来说，这些特性可以综合为两条：

1、运算放大器的放大倍数为无穷大。

2、运算放大器的输入电阻为无穷大，输出电阻为零。

由此，所以只要运算放大器的输入端的输入电压不为零，输出端就会有与正的或负的电源一样高的输出电压本来应该是无穷高的输出电压，但受到电源电压的限制。

准确地说，如果同相输入端输入的电压比反相输入端输入的电压高，哪怕只高极小的一点，运算放大器的输出端就会输出一个与正电源电压相同的电压;反之，如果反相输入端输入的电压比同相输人端输入的电压高，运算放大器的输出端就会输出一个与负电源电压相同的电压（如果运算放大器用的是单电源，则输出电压为零）。

2.1.2电路设计及仿真

图21-2-1运算放大器电路图

图21-2-2运算放大器测试电路图（电压跟随器）

图21-2-3运算放大器仿真测试波形图

由于我们之前利用运算放大器搭建了一个电压跟随器，所以，vin的波形就应该和vip的波形一样，根据我们的仿真图波形，也确实证明了这一点。

2.2D触发器

2.2.1反相器模块

图22-1-1反相器模块原理图

CMOS反相器电路如图2-2-1-1所示，它由两个增强型MOS场效应管组成，其中n18为NMOS管，称驱动管，p18为PMOS管，称负载管。

NMOS管的栅源开启电压UTN为正值，PMOS管的栅源开启电压是负值，其数值范围在2~5V之间。

为了使电路能正常工作，要求电源电压UDD>（UTN+|UTP|）。

UDD可在3~18V之间工作，其适用范围较宽。

所以当in为高电压，n18导通且p18截止，out为低电压；in为低电压时，p18导通且n18截止，out为高电压，所以即实现了输入为高输出为低，输入为低输出为高的逻辑关系，抽象后，即满足反相器的功能。

2.2.2或非门模块

图22-2-或非门模块原理图

或非门（英语：

NORgate）是数字逻辑电路中的基本元件，实现逻辑或非功能。

有多个输入端，1个输出端，多输入或非门可由2输入或非门和反相器构成。

只有当两个输入A和B为低电平（逻辑0）时输出为高电平（逻辑1）。

也可以理解为任意输入为高电平（逻辑1），输出为低电平（逻辑0）。

CMOS或非门电路如图2-2-2所示，其由上拉串联的两个pmos期间和两个下拉并联的nmos期间组成，其原理与反相器基本类似，当A为高电压时NM1导通PM0截止，A为低电压时，NM1截止PM0导通，B端也是这样。

所以A、B其中之一为高out输出低，只有当A、B都为低时out才会输出高。

这正好是或非们的逻辑组成。

2.2.3传输们模块

图22-3传输们模块原理图

所谓传输门（TG）就是一种传输模拟信号的模拟开关。

CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如图22-3所示。

MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。

模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。

TP和TN是结构对称的器件，它们的漏极和源极是可互换的。

如图22-3，设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。

为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。

两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和!

C表示。

传输门的工作情况如下：

当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。

同时、TP的栅压为+5V，TP亦不导通。

可见，当C端接低电压时，开关是断开的。

为使开关接通，可将C端接高电压+5V。

此时TN的栅压为+5V，vI在-5V到+3V的范围内，TN导通。

同时TP的棚压为-5V，vI在-3V到+5V的范围内TP将导通。

由上分析可知，当vI<-3V时，仅有TN导通，而当vI>+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。

进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。

换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。

由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。

这是CMOS传输出门的优点。

在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。

2.2.4合并起来的总模块

图22-4-1模块化D触发器电路图

D触发器有一个输入、一个输出和一个时钟频率输入，当时钟频率由0转为1时，输出的值会和输入的值相等。

此类触发器可用于防止因为噪声所带来的错误，以及通过管道增加处理数据的数量。

图22-4-2模块化D触发器测试电路图

在测试图中可以通过改变sd和rd的电平状态来控制置位和复位，然后通过观察波形图来确定电路逻辑关系的正确与否。

图22-4-3模块化D触发器测试波形图（sd=0，rd=0）

图22-4-4模块化D触发器测试波形图（sd=0，rd=1）

图22-4-5模块化D触发器测试波形图（sd=1，rd=0）

由以上波形图可以得到我设计的D触发器的逻辑对应关系：

输入

输出

↑

↓

3版图设计

本章先介绍集成电路版图设计基础，又分别介绍用Zeni完成的反相器的版图与验证；Aether完成的运算放大器的版图设计及验证，D触发器各组成单元的版图与验证，D触发器的完整版图与验证。

3.1集成电路版图设计基础

3.1.1版图设计

集成电路设计是根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。

集成电路设计的最终输出结果是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。

集成电路版图就是在一定的工艺条件下，依据相关的设计规则，按照集成电路功能和性能要求，设计出包含电路中每个器件的图形结构、尺寸，以及器件相互间的位置、连接等物理信息的一套多层次的几何图形。

版图设计规则：

设计规则与厂家的技术水平和设备条件密切相关，它不是正确与不正确实现集成电路的严格界限，但是由于它包含了一定的工艺容差，遵循它进行版图设计可以保证集成电路高概率地正确实现。

版图设计规则大致分为几何设计规则，电学设计规则，其它限定规则。

3.1.2版图验证

版图验证是集成电路得以正确实现保障。

随着电路规模的增大，版图数据数量和设计中的操作次数急剧增长，版图首次完成时很难保证其设计中没有错误。

依靠成熟的版图验证工具（软件）验证版图，快速而准确地查出版图设计中的错误，对集成电路的正确实现是非常重要和必要的。

设计规则检查（DRC）：

设计规则检查的任务是检查版图中几何图形的尺寸设计规则错误，包括最小线宽、最小间距、最小面积等。

电学规则检查（ERC）：

电学规则检查的任务是在提取电路网表（CircuitExtraction）的基础上检查版图中电学特性上的常规性非法连接。

版图与电路一致性检查（LVS）：

版图与电路一致性检查的任务：

是将从版图提取出的电路网表与从电路图提取出的电路网表进行对照，检查两个网表中的节点连接关系是否匹配、对应元件是否匹配等，以保证版图所实现的电路与设计的电路完全一致。

3.1.3版图后仿真与数据提交

版图后仿真：

从版图提取包括寄生参数在内的电路网表（LPE），进行spice电路模拟或用软件从提取的寄生参数计算延迟反标到逻辑图中进行时序（Timing）模拟。

（可以考虑工艺容差）

结果：

仿真软件可以按要求给出各节点的仿真结果，如果仿真结果没有达到设计要求，可以通过软件分析，查找原因。

根据后仿真结果修改后，需要再做DRC、ERC、LVS和后仿真。

数据提交：

通过后仿真的版图数据就可以按厂家要求进行版图数据转换、输出，提交给厂家制版、流片。

3.2基于Zeni下反相器的版图与验证

图32Zeni下反相器的版图

所谓版图验证就是根据版图设计的几何规则,电学规则和原始输入的逻辑关系,对版图设计进行正确性的验证。

在验证过程中,也可以通过电路提取和参数提取,产生电路模拟的输入文件,以便进行后模拟,进一步检查电路的性能。

版图验证需要在Zeni系统的ZeniVERI模块中进行。

3.3基于Aether下的版图设计及验证

3.3.1运算放大器的版图设计及验证

图33-1Aether下运算放大器的版图

3.3.2D触发器各组成单元的版图与验证

图33-2Aether下D触发器各模块的版图（从左到右依次为传输门，或非门，反相器）

然后利用Aether软件对设计好的layout版图进行DRC验证，如果提示有错误，则需要再次到版图中进行修改，直到所有提示的错误全都消失。

然后在进行LVS一致性验证，如果此时出现错误，则应该仔细观察原理图是否存在和版图不对应的地方，然后进行修改直至错误完全消失。

以或非门为例的版图验证：

DRC：

LVS：

其他的验证和此类似。

如果在版图验证中出现错误，需要继续在Layout中或者原理图中进行修改，直到最后满足要求。

3.3.3D触发器的完整版图与验证

图33-3Aether下D触发器版图

利用模块化的思想，分别设计D触发器所用到的各个模块，然后再设计D触发器的时候就可以直接分别调用各个模块的版图，这样有很大的好处，首先，假如在设计过程中我们发现其中一个期间设计有问题，需要修改，那么我们可以直接对这个有问题的模块进行修改，然后在调用，省去了我们需要分别修改的麻烦。

还有设计的时候，尽量让所有的模块的高度一样，这样我们在后面的布线过程中会比较简便，而且避免例如最小间距的问题等，而且在处理Nwell的问题会比较方便。

设计完版图之后需要首先进行DRC验证，如果存在例如同层金属间距过小，或者M1面积不够等问题，要不断地修正，然后在进行DRC验证，直到DRC错误全部消失。

完成DRC验证之后，需要进行LVS一致性验证，如果我们在生成版图之后又修改过原理图或者某个模块的原理图以及版图的话，我们在做LVS一致性验证时一般会出现错误。

因为修改之后的逻辑关系发生了变化，而我们的总版图并没有进行更新，我们需要将出现错误的模块删去然后再重新调入进来，并对照原理图再进行连线。

DRC验证：

LVS验证：

4总结与体会

经过八周课程的训练，在老师的指导下，我渐渐的基本上掌握了集成电路版图设计一些一些方法，对集成电路设计工具Aether的一些基本应用进行了了解，总体而言，我的收获还是很多的。

在第一节课上，在老师的指导下，我开始在Zeni下画反相器的版图，由于是第一次接触这门课程，所以刚开始基本属于什么都不懂的状态，只知道照着老师的样板来，按着老师版图的坐标一个一个的画，最后也稀里糊涂的通过了验证，结果实验确实是做完了，但是基本上不明白为什么要这样画。

后来到了第二节课上，我们的实验是画运算放大器的版图，这节课老师给我们示范了一下整体流程，然后我对照着实验指导书，一步步地进行版图设计。

但是最后还是出了问题，因为当时对CMOS管的了解不是很深，我竟然把原理图中的NMOS管和PMOS管给弄混了一个，后来我SDL生成LAYOUT时按照错误的Schematic形成的飞线进行连接，在波形仿真过程中出现了问题，因为我们测试的schematic是搭成了一个电压跟随器，但是在波形仿真的时候波形不对，后来我又重新修改电路，然后重新生成版图，最后经过一番周折才达到要求。

通过这个小错误，我得到了一些经验，在设计好原理图之后，先进行仿真，如果版图生成之后再修改，过程很麻烦，很有可能在LVS结果中报错，或者在DRC中就出现问题。

最后我们的任务是设计一个D触发器，我们在课本上找到了一个原理图，在老师课上讲的模块化的思想下，我们分别设计了反相器、传输们、与非门，然后生成SymbolView，再搭建测试电路图，整个过程基本上没有出现大的问题，但是测试的波形不是很理想，因为在输出是低电平或者高电平的情况时，输出不是很稳定。

经过本次课程，我受益匪浅。

我和我们班的同学报名参加了“华大九天杯集成电路设计大赛”，在我们设计参赛作品时，我们就基本按照老师上课所讲的步骤进行设计，比如首先是设计一个合适的原理图，当然我们实际课程中CMOS管的宽长比是老师已经设计好给我们的，在实际设计过程中，为了提高器件的性能，我们往往要自己设计宽长比，来调节NMOS管和PMOS管的电流，从而提高性能。

然后是设计原理图，按照要实现的逻辑，在一些门的配合下，设计出在一定工艺下符合我们要求的原理图并调节宽长比。

接着是生成SymbolView，搭建合适的测试电路并进行波形仿真，观察是否满足我们的要求。

再接着是SDL生成Layout并按照原理图或者软件自己生成的飞线关系进行连接，注意要尽量减少所使用的金属的长度和层数，源漏可以共用的尽量共用，模块的高度尽量一样。

最后就是进行DRC和LVS验证，如果出现错误，在回到版图中进行修改，直到最后全部通过。

我们按照这个过程设计的版图效果还是很好的，除了密度错误，我们其他的问题都能修改好。

5D触发器版图

参考文献

[1].DavidA.Patterson,JohnL.Hennessy.ComputerArchitecture:

AQuantitativeApproach.机械工业出版社，2002.ISBN:

7-111-10921-X/TP2604.

[2].PeterJ.Denning,Virtualmemory,ACMComputingSurveys（CSUR）（September1970）Volume:

2Issue:

展开阅读全文