数字电路设计参考文档1.docx

数字电路设计参考文档1.docx

《数字电路设计参考文档1.docx》由会员分享，可在线阅读，更多相关《数字电路设计参考文档1.docx（20页珍藏版）》请在冰豆网上搜索。

数字电路设计参考文档1

数字电子钟电路设计

[设计要求]：

设计一个数字电子钟，基本要求如下：

（1）设计一个能显示时、分、秒的数字电子钟，显示时间从00：

00：

00到23：

59：

59；

（2）设计的电路包括产生时钟信号，时、分、秒的计时电路和显示电路；

（3）电路能实现校时、校分、校秒；

（4）电路能整点报时

[设计器材]:

74LS909片,74LS486片,74LS005片,CC40122片，4.7K和5.1K电阻各一个,大小电容各一个,若干导线

[设计原理]：

数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。

一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。

干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。

“时计数器”采用24进制计时器，可实现对一天24小时的累计。

译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过六位LED七段显示器显示出来。

整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。

一、振荡器

振荡器的作用是产生时间标准信号。

数字钟的精度就是主要取决于时间标准信

的频率和稳定度。

所以，在实验中采用555定时器构成的多谐振荡器作为时间标准信号源。

二、计数器

根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。

把它们适当连接旧可以构成秒、分、时的计数，实现计时功能。

三、译码和数码显示电路

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。

可被人们的视觉器官所接受。

显示器件选用LED七段数码管。

在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。

四、校时电路

数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。

所以，电路中就应该有校准时间功能的电路。

五、报时电路

当数字钟显示整点时，应能报时。

要求当数字钟的“分”和“秒”计数器计到59分50秒时，驱动音响电路，要求每隔一秒音响电路鸣叫一次，每次叫声的时间持续1秒，10秒中内自动发出5声鸣叫，并且前4声低，最后一声高，正好报整点。

[设计方案]:

分别用两片74LS90构成时计数器,分计数器和秒计数器.用3片74LS90构成分频器.用555定时器构造振荡器.用74LS48构造译码电路.用6个LED来实验时钟.用若干与非门构造校时电路和报时电路。

[设计步骤]：

一、秒计数器的设计及安装

秒计数器为60进制计数

器。

实现此模数的计数器是由两片中规模集成计数器74LS90构成。

首先将两片74LS90设置成10进制加法计数器。

将两片的74LS90的置数端s1和s0都接地，将“CP1”接到Q0端，以Q3为位进位端，则构成了10进制加法计数器。

再将其中一片（以下都称片1）74LS90计数器的进位输出端Q3接到另一片（以下都称片2）74LS90的进位输入端CP0，如此，两片计数器最大的即可实现100进制的计数器。

接下来，利用74LS90的“反馈置零”的方法实现60进制。

74LS90属于一步置数，所以计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000"时,通过置数脉冲使计数器清零,也就是此时Q2,Q1发出置数脉冲松脂清零端R1,R0使计数器清零。

二、分计数器的设计及安装

分计数器也是60进制计数器。

同秒计数器一样是由两片中规模集成计数器74LS90构成。

将两片74LS90按同秒计数器的方法接成10进制加法计数器，再按同秒计数器的方法接成可实现100进制的计数器。

再用同秒计数器的方法实现60进制。

三、时计数器的设计及安装

时计数器是24进制计数器。

实现此模数的计数器是由两片中规模集成计数器74LS90构成。

同分、秒计数器一样,先将两片计数器74LS90连接成10进制的加法计数器,再把两片计数器74LS90用秒计数器的方法接成可实现100进制的计数器.当计数器状态为"2Q32Q22Q12Q0、1Q31Q21Q11Q0=0010、0100"时,要求计数器归零.通过2Q1、1Q2送出的指数脉冲使两片计数器74LS90同时归零,这样就构成了24进制计数器。

四、实现进位

将秒计数器的第14个管脚与分显示器个位上的C相连接,将分计数器的第14个管脚与时显示器个位上的C相连接,即可实现秒计数器的脉冲打入分显示器,分计数器的脉冲打入时显示器.可达到进位的目的。

五、译码显示电路

译码电路的功能是将“秒”“分”“时”计数器的输出代码进行编译，变成相应的数

字。

用于驱动LED七段译码器常用的有74LS47.74LS47是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。

由74LS47和LED七段共阳数码管组成的一位数码显示电路。

若将“秒”“分”“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。

在译码器输出与数码管之间串联的R为限流电阻。

当数字钟的计数器在CP脉冲的作用下，按60秒为一分，60分为一小时，24小时为1天的计数规律计数时，就应将其状态显示成清晰的数字符号，需要将计数器的状态进行译码并将其显示出来。

我们选用的计数器全部是二——十进制集成片，“秒”，“分”，“时”的个位和十位的状态分别由集成片中的四个触发器的输出状态反映的。

每组输出的计数状态都按BCD代码以高低电平来表现。

因此，需要经过译码电路将计数器输出的BCD代码变成能驱动七段数码显示器的工作信号。

将计数器和译码显示器连在一起。

六、分频电路

（1）振荡电路

振荡器是数字钟的心脏，它是产生时间标准"秒"信号的电路。

为了制作简便，在精度要求不高的条件下，本系统中的振荡电路选用了555定时器构成的多谐振荡器。

多谐振荡器的振荡频率可由以下公式估计f=1/T≈1/[0.69（R1+2R2）C]

由于实验需要，设f=1KHZ，由上面的公式推算出：

R1=4.7KΩ，R2=5.1KΩ，C=0.1μF

（2）、分频器电路

由上面555定时器构成的多谐振荡器发出的信号经过分频器电路得到时间标准信号。

七、校时电路

当时钟指示不准或停摆时，就需要校准时间。

校准的方法很多，常用的有“快速校时法”。

分计时器的校时：

与非门1，2构成的双稳态触发器，可以将1Hz的“秒”信号和“秒计数器的进位信号”送至“分计数器的CP端”。

两个信号的送入由开关K控制，其工作过程如下：

当开关K置“B”端时，与非门1输出低电平，与非门2输出高电平。

“秒计数器进位信号”通过门4和门5送至“分计数器的CP端”，使“分计数器”正常工作；需要校正“分计时器”时，将开关K置“A”端，与非门1输出高电平，与非门2输出低电平，门4封锁“秒计数器进位信号”，门3将1Hz的CP信号通过门3和门5送至“分计时器”的CP控制端，使“分计时器”在“秒”信号的控制下“快速”计数，直至正确的时间，再将开关置于“B”端，达到校准时间的目的。

时计时器的校时同分计时器的校时相同。

八、报时电路

数字钟整点报时是最基本的功能之一。

实验要求的是在离整点差10秒时，每隔一秒鸣叫一次，每次持续时间为一秒，共响5次，前4次为低音500Hz，最后一声为高音1000Hz。

整点报时电路如图6所示。

整点报时电路主要由控制门电路和音响电路两部分组成。

1、控制门电路部分：

由11个与非门组成。

图中与非门的输入信号Q4、Q3、Q2、Q1、分别表示“分十位”、“分个位”、“秒十位”、“秒个位”的状态，下标中的D、C、B、A分别表示组成计数器的四个触发器的状态。

由上图可得：

Y1=QC4*QA4*QD3*QA3Y2=Y1*QC2*QA2

以上二式表示当分十位为5（即QC4QA4=101）、分个位为9（即QD3QA3=1001）、秒十位为5（即QC2QA2=101）时，即59分50秒时发出控制信号。

根据设计要求，数字钟电路要求在59分51秒、53秒、55秒、59秒时各鸣叫一次。

当计数器达到59分50秒时，分、秒计数器的状态为：

QD4QC4QB4QA4=0101（分十位）QD3QC3QB3QA3=1001（分个位）

QD2QC2QB2QA2=0101（秒十位）QD1QC1QB1QA1=0000（秒个位）

前四声计数器状态发生在59分51秒至59分58秒之间。

因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。

此时QC4=QA4=QD3=QA3=QC2=QA2=1不变，将它们相与即得Y2。

而51秒、53秒、55秒、57，59秒时的秒计数器个位状态分别为

QD1QC1QB1QA1=0001（51秒）QD1QC1QB1QA1=0011（53秒）

QD1QC1QB1QA1=0101（55秒）QD1QC1QB1QA1=0111（57秒）

并根据需要，前四声为低，则接如500Hz的脉冲信号。

最后一声的各计数器状态分别如下：

QD4QC4QB4QA4=0000（分十位）QD3QC3QB3QA3=0000（分个位）

QD2QC2QB2QA2=0000（秒十位）QD1QC1QB1QA1=0000（秒个位）

即只须将分进位信号和1KHz的脉冲信号接入即可。

2、音响电路

音响电路采用射极输出器，推动8欧母的喇叭，三极管基极串接1K限流电阻，是为了防止电流过大损坏喇叭。

[调试方法]：

一、计数器的安装与调试

接线，接线顺序为秒计数器，分计数器，时计数器。

接好线路后，将秒计数器，分计数器，时计数器连接个位的芯片的第14个管脚分别接上脉冲上检验所接电路是否为正确的。

二、译码显示电路的安装与调试

接线，按已接好的脉冲调试，看看所接电路是否正确。

三、振荡器的安装和调试

接线，接上示波器，观察波形可知道振荡器安装是否正确。

四、校时电路的安装和调试

接线。

将电路输出接二极管。

拨动开关。

观察在CP作用下，输出端二极管的显示情况。

根据开关的不同状态，输出端输出频率之比约为1：

60，“开关”即数字实验箱上的逻辑电平开关。

五、整点报时电路的安装和调试

接线。

报时电路发出的声响是59坟1秒至59分60秒之间，59分的状态是不变的。

测试时，1KHz的CP信号可由实验箱上获得，500Hz的CP信号可将1KHz的信号经K触发器二分频得到。

观察计数器CP信号的作用下，喇叭发出声响的情况。

[设计心得]:

智力竟赛抢答器

一、设计任务与要求

1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。

2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。

3.抢答器具有锁存与显示功能。

即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。

选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。

4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。

当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。

5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。

6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。

二、预习要求

1．复习编码器、十进制加/减计数器的工作原理。

2．设计可预置时间的定时电路。

3．分析与设计时序控制电路。

4.画出定时抢答器的整机逻辑电路图

三、设计原理与参考电路

1．数字抢答器总体方框图

    如图11、1所示为总体方框图。

其工作原理为：

接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置?

quot;开始"状态，宣布"开始"抢答器工作。

定时器倒计时，扬声器给出声响提示。

选手在定时时间内抢答时，抢答器完成：

优先判断、编号锁存、编号显示、扬声器提示。

当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。

如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

图11、1数字抢答器框图

2．单元电路设计

（1）抢答器电路

    参考电路如图11、２所示。

该电路完成两个功能：

一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。

工作过程：

开关S置于"清除"端时，RS触发器的端均为０，４个触发器输出置０，使74LS148的＝０，使之处于工作状态。

当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5，74LS148的输出经RS锁存后，1Q=1,=1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"。

此外，1Ｑ＝１，使74LS148＝１，处于禁止状态，封锁其他按键的输入。

当按键松开即按下时，74LS148的此时由于仍为１Ｑ＝１，使＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。

如有再次抢答需由主持人将Ｓ开关重新置?

quot;清除"然后再进行下一轮抢答。

74LS148为８线－３线优先编码器，表11、1为其功能表。

图11、２数字抢答器电路

表１０、１　74LS148的功能真值表

（2）定时电路

图11、3可预置时间的定时电路

　由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。

可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图11、3所示。

（3）报警电路

由555定时器和三极管构成的报警电路如图11、4所示。

其中555构成多谐振荡器，振荡频率fo＝1．43／［（RI＋2R2）C］，其输出信号经三极管推动扬声器。

PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。

图11、4报警电路

（4）时序控制电路

    时序控制电路是抢答器设计的关键，它要完成以下三项功能：

①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进人正常抢答工作状态。

②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。

③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。

图11、5时序控制电路

    根据上面的功能要求以及图11、2，设计的时序控制电路如图11、5所示。

图中，门G1的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。

图11、4的工作原理是：

主持人控制开关从"清除"位置拨到"开始"位置时，来自于图11、2中的74LS279的输出1Q=0，经G3反相，A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。

同时，在定时时间未到时，则"定时到信号"为1，门G2的输出=0，使74LS148处于正常工作状态，从而实现功能①的要求。

当选手在定时时间内按动抢答键时，1Q＝1，经G3反相，A＝0，封锁CP信号，定时器处于保持工作状态；同时，门G2的输出=1，74LS148处于禁止工作状态，从而实现功能②的要求。

当定时时间到时，则"定时到信号"为0，=1，74LS148处于禁止工作状态，禁止选手进行抢答。

同时，门G1处于关门状态，封锁CP信号，使定时电路保持00状态不变，从而实现功能③的要求。

集成单稳触发器74LS121用于控制报警电路及发声的时间，其工作原理请读者自行分析。

四、实验仪器设备

1.数字实验箱。

2.集成电路74LS1481片，74LS2791片，74LS483片，74LS1922片，NE5552片，74LS001片，74LS1211片。

3.电阻510Ω2只，1KΩ9只，4.7kΩl只，5.1kΩl只，100kΩl只，10kΩ1只，15kΩ1只，68kΩl只。

4.电容0.1uF1只，10uf2只，100uf1只。

5.三极管3DG121只。

6.其它：

发光二极管2只，共阴极显示器3只。

交通灯控制器

1设计要求

设计一个主要街道和次要街道十字路口的交通灯控制器。

主要街道绿灯亮6s，黄灯亮2s；次要街道绿灯亮3s，黄灯亮1s。

依次循环。

2分析任务

当主要街道亮绿灯和黄灯时，次要街道亮红灯（8s），当次要街道亮绿灯和黄灯时，主要街道亮红灯（4s）。

用MG，MY，MR，CG，CY，CR分别表示主要街道的绿灯、黄灯、红灯，次要街道的绿灯、黄灯、红灯。

[由计数器控制Q为输出段，要用到逻辑转换仪

3设计步骤

3．1课程设计的常规步骤

（1）根据设计要求列出交通灯控制器的真值表如表1所示。

（2）利用卡诺图化简法或公式化简法获得最简的逻辑表达式。

（3）根据公式直接设计总体电路；

（4）在电路板上搭接实际电路，测量相关数据，按设计要求修改实际电路直至符合设计要求。

3．2应用EWB仿真软件之后的设计步骤

（1）根据设计要求列出交通灯控制器的真值表如表l所示。

（2）利用逻辑转换仪获得最简逻辑表达式，逐一设计完成各单元电路并从（EWB）所提供的器件库中选择元器件。

（3）进行总体连接完成总体设计，然后进行仿真，测量相关数据，按设计要求修改仿真电路直至符合设计要求。

（4）在电路板上搭接实际电路。

4电路设计

从元器件库中拖出逻辑转换仪，根据交通灯控制器的真值表，获得MG的最简逻辑表达式如图1所示。

同理，求出MY，MR，CG，CY，CR的最简逻辑表达式。

根据最简表达式设计出总体电路，再从元器件库中选出元器件，从仪器库中选出逻辑分析仪，根据预设计的电路连接和设置仪器。

其电路图如图2所示，逻辑分析仪设置为内触发方式。

5电路的仿真实验

按下"启动／停止"，运行模拟程序，从指示灯上观察实验结果。

仿真的另一特点是有逻辑分析仪，双击逻辑分析仪图标即可观察到各点的时序波形如图3所示。

其输入信号的通道顺序为：

5Hz信号（CLK），主要街道绿灯信号MG，主要街道黄灯信号MY，主要街道红灯信号MR，次要街道绿灯信号CG，次要街道黄灯信号CY，次要街道红灯信号CR。

从波形图上可清楚地看到电路中各点之间的时序关系。

电子秒表

[设计要求]：

用74LS90（或者74LS196）设计一个电子秒表，其要求如下：

1握数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。

2掌握电子秒表的调试方法。

3计数器的输出端与译码显示单元的相应的输入端连接，可以显示0.1～0.9秒；1秒～9.9秒记时。

电子秒表原理图

图9－1为电子秒表的电原理图。

按功能分成四个单元电路进行分析。

图9－1

1．基本RS触发器

图9－1中单元Ⅰ为用集成与非门构成的基本RS触发器，属低电平直接触发的触发器，有直接置位、复位的功能。

它的一路输出

作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。

按动按钮开关K2（接地），则门1输出

=1；门2输出Q=0；K2复位后Q、

状态保持不变。

再按动按钮开关K1，则Q由0变为1，门5开启，为计数器启动作好准备。

由1变0，送出负脉冲，启动单稳态触发器工作。

基本RS触发器电电子秒表中的职能是启动和停止秒表的工作。

2．单稳态触发器

图9－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图9－2为各点波形图。

单稳态触发器的输入触发负脉冲信号ui由基本RS触发器

端提供；输出负脉部uo则加到计数器的消除端

。

静态时，门4应处二截止状态，故电阻R必须小于门的关门电阻Roff。

定时元件RC取值不同，输出脉部宽度也不同。

当触发触冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。

单稳态触发器在电子秒表中的职能是为计数器提供清零信号。

3．时钟发生器

图9－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的钟源。

调节电位器RW，使在输出端3获得频率为50Hz的矩形波信号，当基本RS触发器Q=1时，门5开启，此50Hz脉冲信号通过门5作为计数脉冲加于计数器

的计数输入CP。

4．计数及译码显示

二——五——十进制加法计数据74LS90构成电子秒表的计数单元，如图9－1中单元Ⅳ所示。

其中计数器

接成五进制形式，对频率为50Hz的时钟脉冲进行五分频，在输出端Q8取得周期为0.1S的矩形脉冲，作为计数器

的时钟输入计数器

及计数器

接成8421码十进制形式，其输出端与实验台上译码显示单元的相应输入端连接，可显示0.1~0.9秒；1~9.9秒计量。

附：

74LS196引脚排列及功能。

图9－3为引脚排列，表9－1为功能表。

表9－1

输入

输出

CT/

D3D2D1D0

Q3Q2Q1Q0

0××××××

0000

10×d3d2d1d0

d3d2d1d0

11↓××××

加计数

异步清除

为低电平时，可完成清除功能，与时钟脉冲

、

状态无关。

清除功能完成后，应置高电平。

计数／置数控制端CT/

为低电平时，输出端Q3~Q0可预置成与数据输入端D3~D0相一致状态，而与

、

状态无关。

预置后置高电平。

图9－2图9－3

计数时，

、CT/

置高电平，在CP0、

下降沿作用下进行计数。

十进制数（8421码）

与Q0连接，计数脉冲由

输入。

二——五混合进制计数

与Q3连接，计数脉冲由

输入。

二分频、五分频计数

CP0输入，在Q0得二分频输出；

输入，在Q1~Q3得五分频输出。

注：

集成异步计数器74LS90

74LS90是异步二—五—十进制加法器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。

通过不同的连接方式，74LS90可以实现四中不同的逻辑功能；而且还可借助R01、R02对计数器清零，借助R91、R92将计数器置9。

其具体功能详述如下：

（1）计数脉冲从CP1输入，QA作为输出端，为二进制计数器。

（2）计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。

（3）若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA作为输出端，则构成异步8421码十进制加法计数器。

（4）若将CP2和QA相连，计数器由CP2输入，QA、QB、QC、QD作为输出端，则构成异步5421码十进制加法计数器。

（5）清零、置9功能。

（A）当R01、R02均为“1”；R91、R92中有“0”时，实现异步清零功能，即：

QAQBQCQD=0000。

（B）置9功能

当R91、R92均为“1”；R01、R02中有“0