myTECXP实验指导书.docx
《myTECXP实验指导书.docx》由会员分享,可在线阅读,更多相关《myTECXP实验指导书.docx(65页珍藏版)》请在冰豆网上搜索。
![myTECXP实验指导书.docx](https://file1.bdocx.com/fileroot1/2023-1/29/0bb5de15-1882-41b8-88d9-a14244e231ff/0bb5de15-1882-41b8-88d9-a14244e231ff1.gif)
myTECXP实验指导书
附图1TEC-XP教学计算机的硬件组成线路
附表1:
教学计算机计算机基本指令的微程序表
微地址
指令
操作功能
下址
CI3~0
SCC30
MRW
I2~0
I8~6
I5~3
B口
A口
SST
SSH、SCI
DC2
DC1
00
ALL
0→PC、DI#=0
00
1110
0000
100
001
011
001
0101
0101
000
001
111
000
01
ALL
PC→AR、PC+1→PC
00
1110
0000
100
011
010
000
0101
0101
000
001
011
000
02
ALL
MEM→IR
00
1110
0000
001
000
001
000
0000
0000
000
000
001
000
03
ALL
/MAP
00
0010
0000
100
000
001
000
0000
0000
000
000
000
000
04
ADD
DR+SRDR
30
0011
0000
100
001
011
000
1000
1000
001
000
000
000
05
SUB
DR-SRDR
30
0011
0000
100
001
011
001
1000
1000
001
001
000
000
06
AND
DR∧SRDR
30
0011
0000
100
001
011
100
1000
1000
001
000
000
000
07
OR
DR∨SRDR
30
0011
0000
100
001
011
011
1000
1000
001
000
000
000
08
XOR
DR⊕SRDR
30
0011
0000
100
001
011
110
1000
1000
001
000
000
000
09
CMP
DR-SR
30
0011
0000
100
001
001
001
1000
1000
001
001
000
000
0A
TEST
DR∧SR
30
0011
0000
100
001
001
100
1000
1000
001
000
000
000
0B
MOVRR
SRDR
30
0011
0000
100
100
011
000
1000
1000
001
000
000
000
0C
INC
DR+1DR
30
0011
0000
100
011
011
000
1000
0000
001
001
000
000
0D
DEC
DR-1DR
30
0011
0000
100
011
011
001
1000
0000
001
000
000
000
0E
SHL
SHLDR
30
0011
0000
100
011
111
000
1000
0000
110
100
000
000
0F
SHR
SHRDR
30
0011
0000
100
011
101
000
1000
0000
101
100
000
000
10
JRCND
JRCndOFFSET(Cnd为条件码)
30
0011
0100
100
000
001
000
0000
0000
000
000
000
000
11
JR
Offset+PCPC
30
0011
0000
100
101
011
000
0101
0101
000
000
000
010
12
IN/OUT
PORTAR
14
0011
0110
100
111
001
000
0000
0000
000
000
011
010
13
R0IO
30
0011
0000
010
011
001
000
0000
0000
000
000
000
001
14
IOR0
30
0011
0000
011
111
011
000
0000
0000
000
000
000
000
15
PSH/F
SP-1SP,AR
1A
0011
0111
100
011
011
001
0100
0000
000
000
011
000
16
FLAGMEM
30
0011
0000
000
000
001
000
0000
0000
000
000
000
011
17
POP/F
SPAR,SP+1SP
1C
0011
0111
100
011
010
000
0100
0100
000
001
011
000
18
MEMFLAG
30
0011
0000
001
000
001
000
0000
0000
010
000
000
000
19
ALL
SR→MEM、CC#=0
30
0011
0000
000
100
001
000
0000
1000
000
000
000
001
1A
LDRR
SRAR
00
1110
0000
100
100
001
000
0000
1000
000
000
011
000
1B
STRR
DRAR
00
1110
0000
100
011
001
000
1000
0000
000
000
011
000
1C
ALL
MEM→DR、CC#=0
30
0011
0000
001
111
011
000
1000
0000
000
000
000
000
1D
MVRD
PC→AR、PC+1→PC、CC#=0
1C
0011
0000
100
011
010
000
0101
0101
000
001
011
000
1E
JMPA
PC→AR、PC+1→PC
24
0011
0000
100
011
010
000
0101
0101
000
001
011
000
1F
CALA
PC→AR、PC+1→PC
00
1110
0000
100
011
010
000
0101
0101
000
001
011
000
20
MEM→Q
00
1110
0000
001
111
000
000
0000
0000
000
000
000
000
21
SP-1→SP、→AR
00
1110
0000
100
011
011
001
0100
0000
000
000
011
000
22
PC→MEM、Q→PC、CC#=0
30
0011
0000
000
010
010
000
0101
0101
000
000
000
001
23
RET
SP→AR、SP+1→SP
00
1110
0000
100
011
010
000
0100
0100
000
001
011
000
24
MEM→PC、CC#=0
30
0011
0000
001
111
011
000
0101
0000
000
000
000
000
30
ALL
STR→Q、CC#=INT#
3A
0011
0010
100
111
000
000
0000
0000
000
000
000
011
31
PC→AR、PC+1→PC、CC#=0
02
0011
0000
100
011
010
000
0101
0101
000
001
011
000
3A
本行微指令代替中断处理,用户做中断实验时,自写中断隐指令代替本行微指令.
31
0011
0000
100
000
001
000
0000
0000
0000
000
000
000
注:
微地址为3AH的微指令,是伪中断隐指令,未执行任何操作,直接跳回31H。
用户在作中断实验时,应在3AH开始的微地址存放中断隐指令,同时还应实现EI、DI、IRET指令。
建议扩展指令存放在中断隐指令之后的微地址中。
这种处理办法,是为解决未扩展中断隐指令等之前,按了作为中断请求源的3个无锁按钮可能带来的非预期问题。
附图2
附表2:
教学计算机基本指令的节拍流程表
节拍
指令
编码
/MR/W
I2-0
I8-6
I5-3
B
A
SST
SSHSCI
DC2
DC1
注释
1000
100
001
011
001
0101
0101
000
001
111
000
0→PC,DI#=0
0000
100
011
010
000
0101
0101
000
001
011
000
PC→AR,PC+1→PC
0010
001
000
001
000
0000
0000
000
000
001
000
MEM→IR
0011
ADD
00000000
100
001
011
000
DR
SR
001
000
000
000
DR+SRDR
SUB
00000001
100
001
011
001
DR
SR
001
001
000
000
DR-SRDR
AND
00000010
100
001
011
100
DR
SR
001
000
000
000
DRorSRDR
CMP
00000011
100
001
001
001
DR
SR
001
001
000
000
DR-SR
XOR
00000100
100
001
011
110
DR
SR
001
000
000
000
DRxorSRDR
TEST
00000101
100
001
001
100
DR
SR
001
000
000
000
DRSR
OR
00000110
100
001
011
011
DR
SR
001
000
000
000
DRandSRDR
MVRR
00000111
100
100
011
000
DR
SR
000
000
000
000
SRDR
DEC
00001000
100
011
011
001
DR
0000
001
000
000
000
DR-1DR
INC
00001001
100
011
011
000
DR
0000
001
001
000
000
DR+1DR
SHL
00001010
100
011
111
000
DR
0000
110
100
000
000
SHLDR
SHR
00001011
100
011
101
000
DR
0000
101
100
000
000
SHRDR
JR
01000001
100
101
011
000
0101
0101
000
000
000
010
Offset+PCPC
JRC
01000100
100
101
0C1
000
0101
0101
000
000
000
010
Offset+PCPC
JRNC
01000101
100
101
0/C1
000
0101
0101
000
000
000
010
Offset+PCPC
JRZ
01000110
100
101
0Z1
000
0101
0101
000
000
000
010
Offset+PCPC
JRNZ
01000111
100
101
0/Z1
000
0101
0101
000
000
000
010
Offset+PCPC
0110
JMPA
10000000
100
011
010
000
0101
0101
000
001
011
000
PCAR,PC+1PC
LDRR
10000001
100
100
001
000
0000
SR
000
000
011
000
SRAR
0110
IN
10000010
100
111
001
000
0000
0000
000
000
011
010
IRL→ARL
STRR
10000011
100
011
001
000
DR
0000
000
000
011
000
DRAR
PSHF
10000100
100
011
011
001
0100
0000
000
000
011
000
SP-1SP、AR
PUSH
10000101
100
011
011
001
0100
0000
000
000
011
000
SP-1SP、AR
OUT
10000110
100
111
001
000
0000
0000
000
000
011
010
IRL→ARL
POP
10000111
100
011
010
000
0100
0100
000
001
011
000
SPAR,SP+1SP
MVRD
10001000
100
011
010
000
0101
0101
000
001
011
000
PCAR,PC+1PC
POPF
10001100
100
011
010
000
0100
0100
000
001
011
000
SPAR,SP+1SP
RET
10001111
100
011
010
000
0100
0100
000
001
011
000
SPAR,SP+1SP
0110
CALA
11001110
100
011
010
000
0101
0101
000
001
011
000
PC→AR,PC+1→PC
0100
JMPA
10000000
001
111
011
000
0101
0000
000
000
000
000
MEM→PC
LDRR
10000001
001
111
011
000
DR
0000
000
000
000
000
MEM→DR
IN
10000010
011
111
011
000
0000
0000
000
000
000
000
(PORT)→R0
STRR
10000011
000
100
001
000
0000
SR
000
000
000
001
SR→MEM
PSHF
10000100
000
000
001
000
0000
0000
000
000
000
011
FLAG→MEM
PUSH
10000101
000
100
001
000
0000
SR
000
000
000
001
SR→MEM
OUT
10000110
010
100
001
000
0000
0000
000
000
000
001
R0→(PORT)
POP
10000111
001
111
011
000
DR
0000
000
000
000
000
MEM→DR
MVRD
10001000
001
111
011
000
DR
0000
000
000
000
000
MEM→DR
POPF
10001100
001
000
001
000
0000
0000
010
000
000
000
MEM→FLAG
RET
10001111
001
111
011
000
0101
0000
000
000
000
000
MEM→PC
CALA
11001110
001
111
000
000
0000
0000
000
000
000
000
(AR)→Q
0111
CALA
11001110
100
0011
011
0001
0100
0000
000
000
011
000
SP-1→SP、AR
0101
CALA
11001110
000
010
010
000
0101
0101
000
000
000
001
PC→MEM,Q→PC
实验一TEC-XP实验系统的认识与使用
实验目的:
1.认识TEC-XP教学计算机的硬件组成。
2.掌握TEC-XP教学计算机运行状态的设置方法。
3.学习TEC-XP计算机监控命令的用法,认识教学计算机的寄存器结构。
实验内容:
1.找到教学计算机的各个功能部件(由其是第1串行口),正确的进行TEC-XP教学计算机与PC机的硬件连接。
2.通过TEC-XP教学计算机上的运行状态设置开关将教学计算机设置为联机运行状态。
3.正确的利用仿真终端软件实现与TEC-XP教学计算机的联机。
4.使用监控程序的R命令显示/修改寄存器内容、D命令显示存储器内容、E命令修改存储器内容。
5.使用A命令写一小段汇编程序,U命令反汇编刚输入的程序,用G命令连续运行该程序,用T、P命令单步运行并观察程序单步执行时教学计算机状态。
实验环境:
PC计算机一台;TEC-XP教学计算机一台;
实验背景知识:
TEC-XP教学计算机是由清华大学科教仪器厂和清华大学计算机系联合研制并通过了教育部主持的鉴定,为配合讲授与学习“计算机组成原理”、“计算机系统结构”等硬件内容为主的课程而研制的教学实验系统。
6.教学计算机的硬件组成
教学计算机的系统结构如图1-1所示:
软件:
解释BASIC语言
汇编语言支持
监控程序
硬件:
运算器,控制器(多种实现:
微程序或硬连线控制器,中小规模器件或FPGA器件实现)
主存储器,总线,接口
输入设备,输出设备
硬件与电路:
逻辑器件和设备
图1-1教学计算机的系统结构
教学计算机的硬件系统结构如图1-2所示:
图1-2实验系统的硬件系统组成示意图
从图1-2中可以看到TEC-XP教学计算机的总体组成。
在图的左部所表示的是选用中小规模器件实现的CPU系统,由独立的运算器、控制器部件组成。
图的中间部分所表示的是内存储器、串行接口线路的组成。
图的右部虚线部分所表示的是选用FPGA门阵列器件实现的单个芯片的CPU系统(用于CPU设计实验)。
这两个CPU系统都可以通过数据总线、地址总线和控制总线连接内存储器、串行接口线路,从而构成一台完整的计算机硬件系统,安装上必要的软件就可以正常运行,作为计算机组成原理课程内容实例和教学实验设备具有很好的典型性。
两个CPU系统需要通过分时或者独占的方式使用同一套存储器部件和串行接口线路。
由中小规模器件实现的CPU构建的教学计算机硬件系统组成如下:
运算器:
由4片AM2901运算器芯片彼此串接构成,可进行8位或16位数据的运算(我们的实验用16位)。
还有四位的状态标志寄存器和教学实验所需的相关逻辑部件。
全部的算术与逻辑运算均在这里完成;还完成几种寻址方式的实际地址计算;它也是主要的数据、地址传送的通路。
要特别说明的一点是,堆栈指针SP和控制器中的程序计数器PC,都是用这里的几个通用寄存器来实现的,以节省器件与简化实验机的实现。
控制器:
分别用微程序方式与硬布线方式两种方案实现(MACH435或MACH5芯片等组成),实验者可以方便地选择使用其中任何一种。
这能方便地比较两种控制器各自的优缺点,和设计过程的相同的、不同的步骤与方法。
主存储器由8K字(我们的实验中,教学计算机的字长为16位)容量的ROM(放监控程序,由容量为8k字节的4片58C65或28C64芯片组成,地址从0000H单元开始)和2K字容量的RAM(放用户程序和数据,由2k字节的2片6116芯片组成,地址从2000H单元开始)存储区域组成。
输入/输出接口及可接入的输入/输出设备:
教学计算机已配备了一路串行接口(由一片8251芯片实现),可直接连接计算机终端,或者在仿真终端软件控制下连接PC计算机。
这种方式下,通过终端或PC机(作为仿真终端)可以方便直观的操作教学计算机,为教学实验提供了非常先进的实验手段。
同时,教学计算机还提供了由学生自己通过扩展实验实现另外一路串行接口的全部支持。
低级的输入/输出设备:
教学计算机也支持开关拨数输入,指示灯显示输出的低级操作方式。
24位控制信号的微动开关和提供16位数据的拨动开关位于教学实验机的下方。
微动开关是红色的,一个微动开关可以提供12位的控制信号,标有microswitch1和microswitch2;数据开关是黑色的。
扩展接口:
教学计算机在主板上预留了一个40芯的器件插座,并给出了扩展操作可能用到的地址、数据及控制信号的连接插孔。
用以提供其他一些输入/输出接口扩展支持。
中断支持:
教学计算机提供了完成中断教学实验所需要的全部支持。
7.教学计算机运行状态开关功能
在TEC-XP教学计算机的左下方有两个微动按钮开关(RESET和START)五个控制运行状态的黑色拨动开关各开关的功能如下所示:
单步手动置指令组合逻辑联机8位
StepHndInsComlogLinkMachi8Bit
上面
下面
CntnuMEMInsMicroPLeaveMachi16Bit
连续从内存读指令微程序脱机16位
几种常用的工作方式(开关拨到上方表示为1,拨到下方为0,“X”表示任意;)
工作方式
5个拨动开关
连续运行程序、组合逻辑控制器、联机、16位机
00110
连续运行程序、微程序控制器、联机、16位机
00010
单步、手动置指令、组合逻辑控制器、联机、16位机
11110
单步、手动置指令、微程序控制器、联机、16位机
11010
16位机、脱机运算器实验
1XX00