myTECXP实验指导书.docx

1、myTECXP实验指导书附图1 TEC-XP教学计算机的硬件组成线路附表1：教学计算机计算机基本指令的微程序表微地址指令操作功能下址CI30SCC30MRWI20I86I53B口A口SSTSSH、SCIDC2DC100ALL0PC、DI#=000111000001000010110010101010100000111100001ALLPCAR、PC+1PC00111000001000110100000101010100000101100002ALLMEMIR00111000000010000010000000000000000000100003ALL/MAP000010000010000000

2、10000000000000000000000004ADDDR+SRDR30001100001000010110001000100000100000000005SUBDR-SRDR30001100001000010110011000100000100100000006ANDDRSRDR30001100001000010111001000100000100000000007ORDRSRDR30001100001000010110111000100000100000000008XORDRSRDR30001100001000010111101000100000100000000009CMPDR-SR

3、3000110000100001001001100010000010010000000ATESTDRSR3000110000100001001100100010000010000000000BMOVRRSRDR3000110000100100011000100010000010000000000CINCDR+1DR3000110000100011011000100000000010010000000DDECDR-1DR3000110000100011011001100000000010000000000ESHLSHL DR300011000010001111100010000000110100

4、0000000FSHRSHR DR30001100001000111010001000000010110000000010JR CNDJRCnd OFFSET（Cnd为条件码）30001101001000000010000000000000000000000011JROffset+PCPC30001100001001010110000101010100000000001012IN/OUTPORTAR14001101101001110010000000000000000001101013R0IO30001100000100110010000000000000000000000114IOR0300

5、01100000111110110000000000000000000000015PSH/FSP-1SP,AR1A001101111000110110010100000000000001100016FLAGMEM30001100000000000010000000000000000000001117POP/FSPAR,SP+1SP1C001101111000110100000100010000000101100018MEMFLAG30001100000010000010000000000001000000000019ALLSRMEM、CC#=03000110000000100001000000

6、010000000000000011ALDRRSRAR0011100000100100001000000010000000000110001BSTRRDRAR0011100000100011001000100000000000000110001CALLMEMDR、CC#=03000110000001111011000100000000000000000001DMVRDPCAR、PC+1PC、CC#=01C00110000100011010000010101010000010110001EJMPAPCAR、PC+1PC240011000010001101000001010101000001011

7、0001FCALAPCAR、PC+1PC00111000001000110100000101010100000101100020MEMQ00111000000011110000000000000000000000000021SP-1SP、AR00111000001000110110010100000000000001100022PCMEM、QPC、CC#=030001100000000100100000101010100000000000123RETSPAR、SP+1SP00111000001000110100000100010000000101100024MEMPC、CC#=03000110

8、0000011110110000101000000000000000030ALLSTRQ、CC#=INT#3A001100101001110000000000000000000000001131PCAR、PC+1PC、CC#=00200110000100011010000010101010000010110003A本行微指令代替中断处理,用户做中断实验时,自写中断隐指令代替本行微指令.3100110000100000001000000000000000000000000注：微地址为3AH的微指令，是伪中断隐指令，未执行任何操作，直接跳回31H。用户在作中断实验时，应在3AH开始的微地址存放中断

9、隐指令，同时还应实现EI、DI、IRET指令。建议扩展指令存放在中断隐指令之后的微地址中。这种处理办法，是为解决未扩展中断隐指令等之前，按了作为中断请求源的3个无锁按钮可能带来的非预期问题。附图2附表2：教学计算机基本指令的节拍流程表节拍指令编码/M R /WI2-0I8-6I5-3BASSTSSH SCIDC2DC1注释1000100001011001010101010000011110000PC，DI#=0000010001101000001010101000001011000PCAR，PC+1PC001000100000100000000000000000001000MEMIR0011A

10、DD00000000100001011000DRSR001000000000DR+SRDRSUB00000001100001011001DRSR001001000000DR-SRDRAND00000010100001011100DRSR001000000000DR or SRDRCMP00000011100001001001DRSR001001000000DR-SRXOR00000100100001011110DRSR001000000000DR xor SRDRTEST00000101100001001100DRSR001000000000DRSROR00000110100001011011

11、DRSR001000000000DR and SRDRMVRR00000111100100011000DRSR000000000000SRDRDEC00001000100011011001DR0000001000000000DR-1DRINC00001001100011011000DR0000001001000000DR+1DRSHL00001010100011111000DR0000110100000000SHL DRSHR00001011100011101000DR0000101100000000SHR DRJR010000011001010110000101010100000000001

12、0Offset + PCPCJRC010001001001010C100001010101000000000010Offset + PCPCJRNC010001011001010/C100001010101000000000010Offset + PCPCJRZ010001101001010Z100001010101000000000010Offset + PCPCJRNZ010001111001010/Z100001010101000000000010Offset + PCPC0110JMPA1000000010001101000001010101000001011000PCAR, PC+1

13、PCLDRR100000011001000010000000SR000000011000SRAR0110IN1000001010011100100000000000000000011010IRLARLSTRR10000011100011001000DR0000000000011000DRARPSHF1000010010001101100101000000000000011000SP-1SP、ARPUSH1000010110001101100101000000000000011000SP-1SP、AROUT1000011010011100100000000000000000011010IRLAR

14、LPOP1000011110001101000001000100000001011000SPAR, SP+1SPMVRD1000100010001101000001010101000001011000PCAR, PC+1PCPOPF1000110010001101000001000100000001011000SPAR, SP+1SPRET1000111110001101000001000100000001011000SPAR, SP+1SP0110CALA1100111010001101000001010101000001011000PCAR，PC+1PC0100JMPA1000000000

15、111101100001010000000000000000MEMPCLDRR10000001001111011000DR0000000000000000MEMDRIN1000001001111101100000000000000000000000（PORT）R0STRR100000110001000010000000SR000000000001SRMEMPSHF1000010000000000100000000000000000000011FLAGMEMPUSH100001010001000010000000SR000000000001SRMEMOUT10000110010100001000

16、00000000000000000001R0（PORT）POP10000111001111011000DR0000000000000000MEMDRMVRD10001000001111011000DR0000000000000000MEMDRPOPF1000110000100000100000000000010000000000MEMFLAGRET1000111100111101100001010000000000000000MEMPCCALA1100111000111100000000000000000000000000(AR)Q0111CALA11001110100001101100010

17、1000000000000011000SP-1SP、AR0101CALA1100111000001001000001010101000000000001PCMEM，QPC实验一 TEC-XP实验系统的认识与使用实验目的：1 认识TEC-XP教学计算机的硬件组成。2 掌握TEC-XP教学计算机运行状态的设置方法。3 学习TEC-XP计算机监控命令的用法，认识教学计算机的寄存器结构。实验内容：1 找到教学计算机的各个功能部件（由其是第1串行口），正确的进行TEC-XP教学计算机与PC机的硬件连接。2 通过TEC-XP教学计算机上的运行状态设置开关将教学计算机设置为联机运行状态。3 正确的利用仿真终

18、端软件实现与TEC-XP教学计算机的联机。4 使用监控程序的R命令显示/修改寄存器内容、D命令显示存储器内容、E命令修改存储器内容。5 使用A命令写一小段汇编程序，U命令反汇编刚输入的程序，用G命令连续运行该程序，用T、P命令单步运行并观察程序单步执行时教学计算机状态。实验环境：PC计算机一台；TEC-XP教学计算机一台；实验背景知识：TEC-XP教学计算机是由清华大学科教仪器厂和清华大学计算机系联合研制并通过了教育部主持的鉴定，为配合讲授与学习“计算机组成原理”、“计算机系统结构”等硬件内容为主的课程而研制的教学实验系统。6 教学计算机的硬件组成教学计算机的系统结构如图1-1所示：软件：解释

19、 BASIC 语言汇编语言支持监控程序硬件：运算器，控制器（多种实现：微程序或硬连线控制器，中小规模器件或FPGA器件实现）主存储器，总线，接口输入设备，输出设备硬件与电路：逻辑器件和设备图1-1 教学计算机的系统结构教学计算机的硬件系统结构如图1-2所示：图1-2 实验系统的硬件系统组成示意图从图1-2中可以看到TEC-XP教学计算机的总体组成。在图的左部所表示的是选用中小规模器件实现的CPU系统，由独立的运算器、控制器部件组成。图的中间部分所表示的是内存储器、串行接口线路的组成。图的右部虚线部分所表示的是选用FPGA门阵列器件实现的单个芯片的CPU系统（用于CPU设计实验）。这两个CPU系

20、统都可以通过数据总线、地址总线和控制总线连接内存储器、串行接口线路，从而构成一台完整的计算机硬件系统，安装上必要的软件就可以正常运行，作为计算机组成原理课程内容实例和教学实验设备具有很好的典型性。两个CPU系统需要通过分时或者独占的方式使用同一套存储器部件和串行接口线路。由中小规模器件实现的CPU构建的教学计算机硬件系统组成如下：运算器：由4片AM2901运算器芯片彼此串接构成，可进行8位或16位数据的运算（我们的实验用16位）。还有四位的状态标志寄存器和教学实验所需的相关逻辑部件。全部的算术与逻辑运算均在这里完成；还完成几种寻址方式的实际地址计算；它也是主要的数据、地址传送的通路。要特别说明

21、的一点是, 堆栈指针SP和控制器中的程序计数器PC，都是用这里的几个通用寄存器来实现的, 以节省器件与简化实验机的实现。控制器：分别用微程序方式与硬布线方式两种方案实现（MACH435或MACH5芯片等组成）, 实验者可以方便地选择使用其中任何一种。这能方便地比较两种控制器各自的优缺点, 和设计过程的相同的、不同的步骤与方法。主存储器由8K字（我们的实验中，教学计算机的字长为16位）容量的ROM (放监控程序，由容量为8k字节的4片58C65或28C64芯片组成，地址从0000H单元开始)和2K字容量的RAM (放用户程序和数据，由2k字节的2片6116芯片组成，地址从2000H单元开始)存储

22、区域组成。输入/输出接口及可接入的输入/输出设备：教学计算机已配备了一路串行接口（由一片8251芯片实现）, 可直接连接计算机终端, 或者在仿真终端软件控制下连接PC计算机。这种方式下, 通过终端或PC机(作为仿真终端) 可以方便直观的操作教学计算机, 为教学实验提供了非常先进的实验手段。同时，教学计算机还提供了由学生自己通过扩展实验实现另外一路串行接口的全部支持。低级的输入/输出设备：教学计算机也支持开关拨数输入, 指示灯显示输出的低级操作方式。24位控制信号的微动开关和提供16位数据的拨动开关位于教学实验机的下方。微动开关是红色的，一个微动开关可以提供12位的控制信号，标有micro sw

23、itch 1和micro switch 2；数据开关是黑色的。扩展接口：教学计算机在主板上预留了一个40芯的器件插座, 并给出了扩展操作可能用到的地址、数据及控制信号的连接插孔。用以提供其他一些输入/输出接口扩展支持。中断支持：教学计算机提供了完成中断教学实验所需要的全部支持。7 教学计算机运行状态开关功能在TEC-XP教学计算机的左下方有两个微动按钮开关（RESET和START）五个控制运行状态的黑色拨动开关各开关的功能如下所示： 单步 手动置指令 组合逻辑 联机 8位 Step HndIns Comlog LinkMachi 8Bit 上面 下面 Cntnu MEMIns MicroP LeaveMachi 16Bit连续 从内存读指令 微程序 脱机 16位几种常用的工作方式（开关拨到上方表示为1，拨到下方为0，“X”表示任意；）工作方式5个拨动开关连续运行程序、组合逻辑控制器、联机、16位机00110连续运行程序、微程序控制器、联机、16位机00010单步、手动置指令、组合逻辑控制器、联机、16位机11110单步、手动置指令、微程序控制器、联机、16位机1101016位机、脱机运算器实验1XX00