数字秒表设计总结报告.docx
《数字秒表设计总结报告.docx》由会员分享，可在线阅读，更多相关《数字秒表设计总结报告.docx（12页珍藏版）》请在冰豆网上搜索。
数字秒表设计总结报告
数字秒表课程设计总结报告
一、课题名称
数字秒表设计
二、内容摘要
本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。
电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。
信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。
整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。
本实验的技术器由两个十进制BCD码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。
这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。
这样，一个简易的数字秒表便设计完成了。
三、课题任务，指标，功能要求
课题任务：
用中小规模集成电路设计一个数字秒表。
指标：
计数范围在0.0—9.9秒之间。
功能要求：
有清零、计数、停止和复位的功能。
四、单元框图
五、单元电路设计，参数计算，元器件选择
1、0.1秒脉冲发生器：
参数计算：
T=0.7（Ra+2Rb）C
555定时器构成多谐振荡器，其芯片功能表如下：
TH
TR非
R非
OUT
DIS
X
X
L
L
导通
>2/3Vcc
>1/3Vcc
H
L
导通
<2/3Vcc
>1/3Vcc
H
原状态
原状态
<2/3Vcc
<1/3Vcc
H
H
关断
注明：
6脚为THR，触发器输入端，低电平有效。
2脚为TRI，阀值输入端，高电平有效。
4脚为RST，总复位端，低电平有效。
7脚为DIS，放电端。
5脚为CON，控制端。
1脚接地，8脚接电源。
3脚为输出端。
TD为内部三极管。
其管脚图如下所示：
2、信号控制端，RS触发器，实现对这个电路的清零、计数、停止、复位功能。
RS触发器，其功能表如下：
Rd非
Sd非
Qn+1
Qn+1非
1
1
Qn
Qn非
0
1
0
1
1
0
1
0
0
0
1*
1*
注：
RS触发器可由导线与74LS00二输入与非门构成
Rd非和Sd非都为1时，基本RS触发器实现信号保持功能，即Qn+1=Qn，Qn+1非=Qn非；当Rd非=0时，基本RS触发器直接置零；当Sd非=0时，基本RS触发器置1.
3、计数器用74LS160实现：
十进制BCD码计数器74LS160，其芯片功能如下：
输入
输出
CP
Rd非
LD非
EP
ET
A
B
C
D
QA
QB
QC
QD
×
L
×
×
×
×
×
×
×
L
L
L
L
↗
H
L
×
×
A
B
C
D
A
B
C
D
×
H
H
L
×
×
×
×
×
保持
×
H
H
×
L
×
×
×
×
保持
↗
H
H
H
H
×
×
×
×
计数
↗
H
L
×
×
L
L
L
L
L
L
L
L
注：
当Rd非=0时，计数器清零；当Rd非=1，LD非=0时，计数器预置数；当前两者都为1，EP或ET为0时，计数器有保持功能；当四者全为1时，计数器进行计数功能。
其管脚图如下：
4、显示译码功能：
显示译码器的真值表：
字型
输入
输出
A
B
C
A
B
C
D
E
F
G
0
0
0
0
1
0
0
1
0
0
0
1
0
0
1
1
0
0
1
1
1
1
2
0
1
0
1
1
1
0
0
0
0
3
0
1
1
0
0
1
0
0
1
0
4
1
0
0
0
0
0
0
0
0
1
5
1
0
1
1
1
0
0
0
0
0
6
1
1
0
0
0
0
1
1
1
1
7
1
1
1
×
×
×
×
×
×
×
74LS48的管脚图如下所示：
5、74LS00二输入与非门集成电路，RS触发器就由它和导线搭接而成。
其逻辑功能是有0出1，无0出0。
其逻辑表达式：
Ｙ＝
，真值表如下：
A
B
Y
0
0
1
0
1
1
1
0
1
1
1
0
其管脚图如下所示：
6、整形电路：
参数计算：
tw=RCln2=0.67×3300pf×470=1μS
六、完整电路图，电路工作原理。
完整电路图：
电路工作原理：
1、0.1秒脉冲发生器
此实验的脉冲发生器由555定时器构成的多谐振荡器实现。
f=1/T，T=0.1s，所以f=10Hz。
以此估算RA，RB和C得值。
T=0.7（Ra+2Rb）C，估算结果的到：
C=1uf，RA+2RB=150K，是以确定RB=51K，然后调节RA，再由示波器确定其值使频率精确到10Hz。
2、基本RS触发器
基本RS触发器由74LS00二输入与非门构成，是低电平直接触发的触发器。
控制K1，K2的高低电平对电路实现清零、计数、停止、复位功能。
当K1=1，K2=0，则Rd非端输入逻辑电平0，对计数器清零。
当K1=0,K2=1时，Q非为1，Q为0，则LD非=1，Rd非=1，EP=ET=1，计数器进入技术状态。
当K1=1，K2=1时，RS触发器是保持功能。
故Q非仍为1，Q为0，则LD非=1，Rd非=1，但是EP=ET=0，所以计数器停止计数。
而当K1,K2恢复为1，0时，计数器又清零复位。
3、单稳态触发器
单稳态触发器的输入触发负脉冲信号Vi由基本RS触发器Q非提供，输出负脉冲V0直接接到计数器的直接置零端Rd非端。
定时元件RC取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号和对Q非端输出的信号进行整形。
4、计数和译码显示
对于二一十进制，计数到9，再来一个时钟脉冲，计数器返回初态，同时计数器应发生进位。
此实验用的是两片74LS160级联而成。
在图中，第一片的EP和ET接到开关控制的两端，C接第二片的EP和ET端。
其他端头所连接的逻辑电平在图中已标明。
计数器在时钟的作用下从0000开始计数，此时第一片的计数器的C=0，第二片计数器禁止计数。
当第一片计数器计数到9时，C=1，则第二片计数器具备计数条件，等到下一个时钟来到时，第一片计数器返回到0000状态，同时第二片计数器计一个数，即进入0001状态。
第一片计数器返回0000后，C=0，第二片计数器退出计数状态。
如此过程不断进行，直到计数状态到9.9为止。
图中C起到进位时能的作用。
计数器的输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。
七、组装调试
1、使用的主要仪器和仪器：
示波器，数字万用表，数字电路和模拟数字电路的两个实验箱，导线若干。
2、安装、调试电路的方法和技巧
①理解电路原理图，弄清各部分电路的功能与作用。
弄清所有集成电路的功能和其管脚排列，并在电路原理图标出管脚号。
②接线时应先接好各集成电路的电源线Vcc及接地线GND。
③分块组装电路，两个实验箱的接地部分要用导线连接起来。
④调试电路时，先别将各分块电路连接起来，先单个对它们进行功能检验，检查是否正常。
最初应调试555多谐振荡器，使之产生10Hz的脉冲信号。
⑤全部接线要正确、清晰、整齐、便于检查。
⑥通电前必须认真检查电路联接是否正确。
3、测试的数据和波形，并与理论计算结果分析比较
1用示波器调试555多谐振荡器的频率，改变电位器RA的阻值，至示波器中显示f=10Hz为止，此时用万用表测得RA=44.4K，f=10.008Hz.。
原理论值：
RA=48K，f=10Hz
②用示波器测试555多谐振荡器输出端口3的波形，波形如下图所示：
1段，2段的长度的比值约为2：
3.5
③用示波器测试单稳态触发器中A、B、C、D、E这五个点的波形，其波形如下图：
四、调试中出现的故障、原因及排除方法
①首先测试的是555多谐振荡器的输出波形，结果发现示波器上无显示。
原因是两个实验箱的接地线没有连接，无法形成一个整的回路。
排除方法：
用导线将两个实验箱的接地端口GND串联。
②开始的电路连线，我们并未将开关两侧的与非门接到计数器Ⅰ的EP和ET端，结果发现电路无法实现暂停功能，所以可以确定单稳态触发器的暂缓功能无法实现计数器的停止计数功能。
排除方法：
按实验原理图将此与非门接上。
③按照实验原理图连线后，打开电源，进行功能测试，结果发现电路能够进行清零、计数、停止和复位的功能，但出现新的问题就是计数器在计数时，数字不按正常的顺序跳动，而是无序跳动。
于是我们用控制变量法对电路一一进行检测，希望查出问题所在。
首先，电路的控制功能正常，说明基本RS触发器的这部分电路没问题；而后我们将脉冲发生器、基本RS出发器与计数显示译码部分断开，对计数显示译码部分单独进行检验。
计数器的EP=ET=1，Rd非和LD非都接逻辑电平1，然后时钟端接标准脉冲发生器，结果显示计数正常。
这说明，计数显示译码部分的电路也是正常的，而换了个脉冲源问题便解决了，那么问题就可以锁定在了脉冲发生器上，即555多谐振荡器。
原因：
555作为脉冲发生器，输出信号不稳定，而且此次实验是由两个实验箱组合而成，输出电压便更不稳定了。
排除故障方法：
在不改变输出频率的条件下，稳定555多谐振荡器。
八、设计成果评价
①方案的优缺点
这次设计实验我们最终成功得到实验结果，我们所设计的电路图的确是可行的。
从电路原理图中可看出我们的电路图较为简单，所用元器件都是《数字电子技术基础》这门课上所学的，所谓学以致用，说的就是如此了。
这个电路最为简单方便的一点便是单就通过一个与非门就实现了计数器的停止计数功能。
而且所用芯片都是最基本的，成本较低。
但是这个方案也存在着缺点，例如设计了两个开关，这使得实际操作上有那么点儿麻烦。
而且555多谐振荡器作为脉冲发生器，输出信号不怎么稳定，会使得计数产生误差，并非一个精确的秒表。
②误差分析
频率误差率η=（f—f0）/f×100%=（10.008—10）/10.008×100%=0.08%，在误差范围内。
③使用价值
粗略地能够作为一个计数范围在0.0—9.9秒之间的计数器。
④改进意见和展望
0.1秒脉冲发射器若是改成石英晶体振荡器或是更为稳定精确的脉冲发生器，那么计数精确度将会提高。
若是在级联一个74LS160，那么就能实现0.00—9.99秒的计数，或是00.0—99.9秒之间的计数，提高了其实用性。
九、系统需要的元器件
74LS00集成与非门两片，555定时器一片，74LS160两片，74LS48两片，导线、电阻、电容若干，数字万用表，THD-4数字电路实验箱，示波器
十、收获、体会
此次课程设计让我收获颇多。
当然最直接的收获便是实验成功，使得我那么多天的努力没有白费。
在为期一周的实验过程中，为了设计出合理的电路方案，我查阅了庞大的数据资料，无论是图书馆，还是网上，接触了大量的数字电子技术和模拟电子技术的知识，这大大巩固了我的已有知识，增加了我的未知知识。
在设计方案的过程中，我从一筹莫展到初现端倪，停滞不前再到最后的灵光乍现，其心情若非亲身体验是无法理解的。
这次课程设计很明显的锻炼了我发现问题，解决问题的能力，也考验了我的耐心和毅力，若是知难而推，那么我想我的实验根本不可能成功。
就譬如我们在设计电路的时候就在计数器停止计数这个功能无法实现这个问题上伤透了脑筋，苦思冥想了一个下午未果。
但是后来和同学仪器讨论研究后，豁然开朗，真真是柳暗花明又一村那。
尤其是当实际连线时能够成功，那还真有踏破铁鞋无觅处，得来全不费工夫的感受！
在实际连接电路时，我们并未很快就成功。
问题多多，有仪器的问题，有电路设计的问题，也有系统产生的不可避免的等等问题。
这很大的考验了我们分析问题的能力，还有便是耐心。
现在回想，当时我们用的控制变量法，将电路一点儿一点儿的拆开，一一做检测，确定无误后，又一点点地接回电路中去，将问题一个个排除，确然是需要很大的耐心和细心呀。
但是当实验成功后，成就感便会油然而生。
还有啊，这个课程设计是组队进行的，要求我们有合作的精神。
诚然，一个人确实能够将电路设计出来，但是和同伴一起讨论，一起研究，一起解决问题的过程，绝对比单独一个人捣弄收获的知识更多。
众人拾柴火焰高，集思广益，才能得到更好的方案。
十一、参考文献
1、清华大学电子学教研组编，《数字电子技术基础》，第四版，阎石主编，高教出版社，1997年。
2、《数字逻辑应用与设计》（DigitalLogicApplicatinsandDesign）。
主编：
（美）JohnM.Yarbrough.翻译：
李书浩等，机械工业出版社，2000年4月。
3、科学出版社，《OHM电子电气入门丛书—图解数字电路》，（日）内山明治，堀江俊明著，1997年
4、华中工学电子学教研室编，《电子技术基础》数字部分（第三版），康华光主编，北京高教出版社，1988年。
5、《数字电子技术基础》，胡晓光主编，崔建宗、王建华副主编。
北京航空航天大学出版社，2007年
升级会员 